Intel, il recupero su AMD nel settore desktop passa da Nova Lake e dalla cache maggiorata

Le indiscrezioni sui processori Intel Nova Lake-S - la generazione di CPU desktop successiva ad Arrow Lake Refresh, compatibile con il nuovo socket LGA 1954 - si fanno sempre più concrete e delineano un quadro in cui la prossima famiglia di desktop di Intel punterà forte sull'espansione della cache di ultimo livello, una strategia già rivelatasi efficace per AMD con le varianti Ryzen X3D.

Le voci su un incremento della cache nei processori Core circolano da tempo, ma sembrano assumere connotati sempre più concreti. Secondo fonti molto affidabili, tra cui i noti leaker @Jaykihn e @kopite7kimi, alcuni modelli dell'ipotetica serie Core Ultra 400S - probabilmente le versioni K con moltiplicatore sbloccato - integreranno una Big Last Level Cache (bLLC) fino a 144 MB. Il numero dei modelli coinvolti dovrebbe essere contenuto - si parla di quattro SKU - e non è chiaro se per tutti la dimensione sarà identica.

Intel punta quindi a utilizzare un approccio concettualmente simile ad AMD, pur con una tecnologia diversa, così da recuperare terreno nel settore gaming, dove la maggiore cache L3 fa la differenza, tanto che AMD sarebbe pronta a rilanciare con la 3D V-Cache su entrambi i CCD con il Ryzen 9 9950X3D2.

Non è la prima volta che Intel sperimenta soluzioni di cache "extra": nei processori server Clearwater Forest (Xeon 6+) l'azienda implementa fino a 576 MB di LLC direttamente nella base tile. Ed è proprio questo tipo di architettura che apre la strada alla bLLC anche nel mondo consumer. Secondo i rumor attuali, la bLLC di Nova Lake sarebbe posizionata direttamente nella compute tile, e non nella base tile, per ridurre ulteriormente le latenze verso i core.

Il CEO di Intel non ha dubbi: eliminare l'Hyper-Threading è stato un errore, deve tornare 

In base alle indiscrezioni emerse finora, il top di gamma della famiglia Nova Lake-S dovrebbe adottare un design multi-tile composto da due compute tile e una SoC tile, con una configurazione che raggiungerà un totale di 52 core (16 P-Core "Coyote Cove", 32 E-Core "Arctic Wolf" e 4 LP-E Core Arctic Wolf). Le varianti con una sola compute tile dovrebbero fermarsi a 28 core. Non è chiaro se la bLLC da 144 MB sarà condivisa tra le due compute tile o divisa in blocchi da 72 MB ciascuno. Non ci resta che attendere maggiori informazioni, magari ufficialmente da Intel.

Sempre per quanto concerne Nova Lake-S, nei giorni scorsi abbiamo appreso che introdurrà una NPU 6 da 74 TOPS (INT8), insieme al supporto AVX-512 e AVX10.2. Inoltre, la parte grafica dovrebbe essere basata, a seconda dell'indirizzo di mercato, su architetture Xe3 o Xe3P.