Intel Nova Lake: confermato il supporto ad AVX10.2 e APX nei futuri processori

Intel ha confermato ufficialmente che la prossima generazione di processori Nova Lake supporterà le estensioni AVX10.2 e APX, chiudendo così settimane di speculazioni sulla loro assenza. La conferma è arrivata dalla pubblicazione della 60ª edizione del manuale Intel Architecture Instruction Set Extensions and Future Features, datato novembre 2025, che illustra anche altre novità dell'architettura.

Tra le istruzioni ora documentate figurano SM4 (EVEX), AVX10.1, AVX10.2, APX, MOVRS e PREFETCHRST2. La presenza di AVX10.2 è particolarmente significativa perché impone che sia i P-core sia gli E-core supportino l'accelerazione AVX-512, un chiaro segnale che i futuri core "Coyote Cove" e "Arctic Wolf" offriranno elaborazione vettoriale avanzata su tutta la CPU.

Questo implica che le CPU Nova Lake, che secondo indiscrezioni potrebbero arrivare fino a 52 core, saranno in grado di gestire carichi di lavoro vettoriali con piena efficienza, senza limitazioni tra tipologie di core. È un passo importante per il mercato desktop, dove l'integrazione uniforme di AVX-512 consente di accelerare una vasta gamma di applicazioni, dal calcolo scientifico alle simulazioni e all'intelligenza artificiale.

La conferma di AVX10.2 e APX in Nova Lake riporta Intel alla parità funzionale con AMD, che con l'architettura Zen 5 ha introdotto il supporto nativo alle istruzioni AVX-512 su tutta la linea di prodotti, eliminando la necessità di suddividere i dati da 512 bit in due blocchi da 256 bit. AMD continuerà su questa strada anche con Zen 6, delineando un confronto diretto tra i due produttori nel campo delle estensioni ISA avanzate. Nelle scorse ore AMD ha inoltre fatto intendere che espanderà le istruzioni supportate con Zen 7, probabilmente in seguito al lavoro fatto congiuntamente con Intel nell'ambito dell'x86 Ecosystem Advisory Group.

Le estensioni AVX10.2 e APX saranno inoltre implementate anche nelle CPU server Diamond Rapids, mentre i contributi ai compilatori LLVM/Clang e GCC saranno aggiornati per riflettere le nuove capacità dell'ISA Intel.