AMD e TSMC sempre più unite: avanti tutta sui 2 nanometri (EPYC Venice Zen 6) e produzione in USA

AMD ha annunciato che il suo processore AMD EPYC di prossima generazione, nome in codice "Venice", è il primo prodotto HPC di cui è stato eseguito il tape out e una prima fase di validazione su processo produttivo a 2 nm (N2) di TSMC.

Ciò non solo evidenzia la forza della partnership tra AMD e TSMC nella produzione di semiconduttori, ma segna anche un importante passo avanti nell'esecuzione della roadmap delle CPU per datacenter di AMD e un traguardo che dimostra la bontà del processo produttivo N2 di TSMC. L'arrivo sul mercato di "Venice", sotto forma di EPYC di sesta generazione, è previsto per il prossimo anno.

AMD ha inoltre annunciato l'avvio della produzione delle CPU AMD EPYC di quinta generazione presso il nuovo impianto di produzione Fab 21 di TSMC in Arizona, sottolineando il suo impegno verso la produzione statunitense.

"TSMC è un partner fondamentale da molti anni e la nostra profonda collaborazione con i loro team di ricerca e sviluppo e di produzione ha permesso ad AMD di fornire costantemente prodotti di punta che spingono i limiti del calcolo ad alte prestazioni", ha dichiarato la dottoressa Lisa Su, presidente e CEO di AMD. "Essere un cliente leader nel settore HPC per il processo N2 di TSMC e per la Fab 21 di TSMC Arizona sono ottimi esempi di come stiamo lavorando a stretto contatto per guidare l'innovazione e fornire le tecnologie avanzate che alimenteranno il futuro del computing".

"Siamo orgogliosi che AMD sia uno dei principali clienti HPC per la nostra tecnologia di processo avanzata a 2 nm (N2) e per il TSMC Arizona Fab", ha dichiarato il Presidente e CEO di TSMC, Dr. C.C. Wei. "Lavorando insieme, stiamo portando avanti una significativa scalabilità della tecnologia che si traduce in migliori prestazioni, efficienza energetica e rendimenti per l'alta tecnologia".

Il processo N2 di TSMC è il primo dell'azienda taiwanese ad adottare i nuovi transistor GAAFET (gate-all-around) basati su nanofogli (nanosheet). I nuovi transistor offrono una minore dispersione di corrente grazie ai gate su tutti e quattro i lati del canale e la possibilità di intervenire proprio sull'ampiezza del canale per regolare prestazioni e consumi.

Secondo la società, dobbiamo attenderci un miglioramento prestazionale fino al 15% rispetto al processo N3E con gli stessi consumi, e fino al 30% di riduzione dei consumi alla stessa velocità, con una densità dei transistor superiore (1,15x).

Come sempre, TSMC proporrà ai partner diverse versioni di questi processi: si parla già di N2P con alimentazione dal retro e N2X. Quest'ultima è proprio una variante su misura per applicazioni ad alte prestazioni (HPC) che richiedono tensioni e clock superiori. Non è chiaro al momento se AMD si sia avvalsa di questa incarnazione per la produzione dei CCD di Venice.