AMD, 12 canali di memoria DDR5 per le future CPU EPYC Zen 4

Di recente AMD ha parlato della futura gamma di processori EPYC, spiegando che nel 2022-2023 vedremo dapprima un rinnovamento della terza generazione (Milan) grazie alla tecnologia 3D V-Cache e poi due nuovi progetti, Genoa e Bergamo, basati su architettura Zen 4 ed entrambi prodotti con processo a 5 nanometri.

Il primo offrirà fino a 96 core, supporto alla memoria DDR5 e al PCI Express 5.0, nonché piena compatibilità con lo standard CXL, aprendo ulteriori possibilità di espansione della memoria nei datacenter. Per quanto concerne Bergamo, invece, sappiamo che si tratterà di soluzione "ad alto numero di core, progettata su misura per le applicazioni cloud native".

Si parla di 128 core "Zen 4C" e in generale AMD assicura che i programmi compatibili con Genoa funzioneranno senza problemi anche su Bergamo. Il debutto di questa famiglia di CPU è previsto per la prima metà del 2023.

Mancano ancora molti dettagli sulle due offerte, ma nelle scorse ore alcune patch pubblicate per il kernel Linux hanno sostanzialmente confermato che gli EPYC Genoa, come da precedenti indiscrezioni, avranno un controller di memoria DDR5 fino a 12 canali, ossia quattro canali in più rispetto agli EPYC attuali, che peraltro supportano le DDR4. Le patch introducono il supporto alle registered DIMM (RDIMM) e alle load-reduced DIMM (LRDIMM).

Il passaggio al nuovo standard di memoria e l'aumento del numero di canali potrebbe incrementare non solo la bandwidth della memoria ma anche la capacità. Dodici canali DDR5 potrebbero portare l'ampiezza di banda per socket a disposizione dei processori Genoa a 460,8 GB/s, più che raddoppiando quanto offerto dalle CPU EPYC attuali, che grazie alle DDR4-3200 toccano a 204,8 GB/s.

Per quanto riguarda la capacità, grazie a moduli di memoria RDIMM da 512 GB come quello annunciato da Samsung, le nuove CPU server di AMD potrebbero supportare fino a 12 TB di memoria DDR5 per socket.