Intel: progetto di FSB seriale per il 2007

[leoneazzurro]

Probabilmente non si tratta di un seriale su unica linea, bensì di un "seriale multiplo" sulla scia del PCI Express (dove si possono connettere più linee in parallelo per aumentare la banda disponibile) e dell' Hypertransport di AMD.
Altrettanto probabilmente il controller della RAM andrà a finire sulla CPU.

[Carpix]

Ragazzi io forse no ho bencapito l'articolo, però questa nuova introduzione non mi sembra una cosa che potrebbe portare di grossi aumenti, però può darsi anche che mi sbaglio.

[leoneazzurro]

Al momento attuale non è possibile certo quantificare le prestazioni di una simile soluzione. Tieni presente che comunque si può trattare di qualcosa molto simile a ciò che ha fatto AMD con l'HT.

[cdimauro]

Sì, ma come diceva giustamente Jappilas, un sistema seriale presenta delle latenze (nettamente) maggiori: può andare bene per il PCI-Express, per il SATA, ecc., ma non per l'FSB di un processore, che dovrebbe soddisfare piuttosto velocemente le richieste del processore, pena dei tempi di attesa troppo lunghi per le istruzioni in stallo.
Già oggi le differenze di velocità fra FSB e clock del processore sono molto elevate, e l'introduzione di un FSB seriale non farebbe che peggiorare ulteriormente le cose.

[leoneazzurro]

Questo se si usasse il sistema seriale per l'interfacciamento alla memoria... ma io non credo che sia così. Le DDR3 saranno sempre memorie ad accesso "parallelo", convertire poi i dati su seriale sarebbe disastroso dal punto di vista delle prestazioni. IMHO anche Intel metterà il controller delle RAM integrato nelle CPU. Alla fine il "FSB" sarebbe verso le periferiche.
Per chi parla del risparmio, dico che questo esiste fino ad un certo punto: del resto se è vero che si potrebbe usare 1 segnale a 32 GHz per "emulare" 32 segnali a 1GHz, è anche vero che non è detto che si risparmi in questo modo. Componenti fatti per funzionare a 32 GHz NON costano come i componenti fatti per funzionare a 1 GHz nè sono così semplici da realizzare.

[OverCLord]

Un sistema su fibra ottica, essendo corto non c'e' in prima approssimazione attenuazione e quindi hai banda quanta ne vuoi!

[cdimauro]

Originariamente inviato da leoneazzurro
Questo se si usasse il sistema seriale per l'interfacciamento alla memoria... ma io non credo che sia così. Le DDR3 saranno sempre memorie ad accesso "parallelo", convertire poi i dati su seriale sarebbe disastroso dal punto di vista delle prestazioni. IMHO anche Intel metterà il controller delle RAM integrato nelle CPU. Alla fine il "FSB" sarebbe verso le periferiche.

Se è così, non ci saranno problemi: praticamente sarebbe la stessa soluzione già adottata da AMD con gli x86-64...

[zago]

per avere un equivalente tra n linee in parallelo e 1 linea in seriale non serve che il seriale sia n volte più veloce del parallelo, basta bensi mooolto meno (appera ritrovo il libro vi do una stima di quanto), dato che in fondo ad ogni linea parallela di solito c'è un multiplexer che fa enrare poi nel dispositivo un bit alla volta per ricostruire la giusta sequenza di bit dell'inpformazione. Da quello che ne so io non ci sono dipositivi di input output in grado di lavorare direttamente con il segnale parallelo.

cmq credo che per serialbus intendano che mantengono più linee parallele ma una informazione è mandata tutta completa su una unica linea invece che spezzarla su più linee.

questo incrementerà le prestazione nei multiprocessori
dato che cosi facendo potremo dare ad ogni procio una tot di linee specifiche fino al northbidge e alla ram


tranne imprecisioni mi pare che si tratti di questo

[leoneazzurro]

Beh, anche nelle linee seriali ci sono ritardi dovuti al fatto che bisogna stabilire chi sta cercando di parlare con chi, ecc.
Il discorso è che per essere efficiente un discorso simile anche le RAM dovrebbero lavorare mediante lo stesso principio, altrimenti si introduce un ulteriore stadio di multiplexing/demultiplexing che impatta notevolmente sulle latenze. Un discorso simile si aveva con RAMBUS, dove però questo impatto era minimizzato dal fatto che il collegamento avveniva tramite un BUS a 16 bit.