La fine dell'elettronica basata sul silicio...

[demonbl@ck]

Oggi stavo riflettendo sul fatto che ormai costruiamo processori con processo produttivo a 32nm, tra poco si dovrebbe passare ai 25.

Prima o poi si arriverà al limite fisico per cui sarà impossibile restringere ulteriormente le dimensioni dei componenti, e i chip inizieranno ad ingrandirsi...

Adesso il die di una CPU occupa generalmente 1,5cm^2. Quanto potremo allargarli prima di arrivare ad avere problemi del tipo "attenzione, fusione del nucleo tra 30 secondi"? 5,6,7 cm^2? diventerà la normalità avere sistemi dual/trial/quad/sarcazzo processor raffreddati a liquido?

Insomma, ci avviciniamo alla fine dell'era dell'elettronica basata sul silicio?

Quali sono le tecnologie che potrebbero rappresentare il passo successivo? Computer ottici, computer quantistici.... a voi la parola!

[blindwrite]

sono in studio e test 28nm e 20nm e shrink ottici annessi con roadmap fino a 7nm.
In più si parla nel futuro di puntare su stack impilati ad esempio uno stack 20nm per alta integrazione uno stack 45/65nm e chiusura a 180nm per la parte analogica.

Ci sono tantissime strade da esplorare ancora, il problema è il costo e per questo di aziende che fanno R&D sono rimaste solo Intel e l'alleanza ISDA.

[Marko91]

Originariamente inviato da demonbl@ck

Oggi stavo riflettendo sul fatto che ormai costruiamo processori con processo produttivo a 32nm, tra poco si dovrebbe passare ai 25.

Prima o poi si arriverà al limite fisico per cui sarà impossibile restringere ulteriormente le dimensioni dei componenti, e i chip inizieranno ad ingrandirsi...

Adesso il die di una CPU occupa generalmente 1,5cm^2. Quanto potremo allargarli prima di arrivare ad avere problemi del tipo "attenzione, fusione del nucleo tra 30 secondi"? 5,6,7 cm^2? diventerà la normalità avere sistemi dual/trial/quad/sarcazzo processor raffreddati a liquido?

Insomma, ci avviciniamo alla fine dell'era dell'elettronica basata sul silicio?

Quali sono le tecnologie che potrebbero rappresentare il passo successivo? Computer ottici, computer quantistici.... a voi la parola!

Intel ha affermato che fino ai 16nm loro sono tranquilli, e ha anche confermato la sua roadmap tick-tock. Quindi 22nm nel 2012 e 16nm nel 2014.
Innanzitutto ci sono i tri-gate tridimensionali:
http://it.wikipedia.org/wiki/Transistor_3D
La comunicazione ottica sarà sempre più importante, e sono certo che in nel prossimo decennio sarà fondamentale per raggiungere bande passanti di svariati Terabyte/s.
Lo stacking dei chip è un'altra idea molto promettente. Contribuirebbe ad aumentare l'area del chip di svariate volte.

Sul fronte della tecnologia cutting-edge ci sono varie alternative:

* chip probabilistici: circuiti elettronici capaci di produrre risultati non completamente corretti. Utili dove la precisione è di poco conto (ambito consumer). Sono circa 7 volte più efficenti energeticamente di un circuito attuale. Possibile impiego in pochi anni.
* nanotubi di carbonio/grafene: promettenti materiali con i quali potremmo sfondare agevolmente gli 1nm di larghezza di gate. Si stanno studiando nuove tecnologie produttive non più basate sulla litografia o l'impiego di luce, ma su polimeri autoassemblanti. Possibile impiego entro la fine di questo decennio.
* memristors: nuovo elemento base dell'elettronica. Impiego in pochi anni.
http://it.wikipedia.org/wiki/Memristor

* spintronica
* logica a DNA/RNA: utilizzo di miliardi di sequenze nucleotidiche per creare chip biochimici altamente paralelizzati.
* quantistica

[xenom]

Quando avremmo raggiunto il limite fisico ci saranno già altre tecnologie...
processori quantistici in primis, IMHO

[hibone]

per chi crede che:

elettronica = cpu e gpu



MA LASCIA PERDERE...

[entanglement]

Originariamente inviato da xenom

Quando avremmo raggiunto il limite fisico ci saranno già altre tecnologie...
processori quantistici in primis, IMHO

prima penso che si considererà il grafene, poi le piste ottiche. servono trasduttori elettroottici decenti però, il niobato di litio non penso sia sufficiente, in compenso è bello costoso

[marchigiano]

Originariamente inviato da demonbl@ck

Oggi stavo riflettendo sul fatto che ormai costruiamo processori con processo produttivo a 32nm, tra poco si dovrebbe passare ai 25.

Prima o poi si arriverà al limite fisico per cui sarà impossibile restringere ulteriormente le dimensioni dei componenti, e i chip inizieranno ad ingrandirsi...

Adesso il die di una CPU occupa generalmente 1,5cm^2. Quanto potremo allargarli prima di arrivare ad avere problemi del tipo "attenzione, fusione del nucleo tra 30 secondi"? 5,6,7 cm^2? diventerà la normalità avere sistemi dual/trial/quad/sarcazzo processor raffreddati a liquido?

Insomma, ci avviciniamo alla fine dell'era dell'elettronica basata sul silicio?

Quali sono le tecnologie che potrebbero rappresentare il passo successivo? Computer ottici, computer quantistici.... a voi la parola!

chip grandi fanno aumentare i costi esponenzialmente, primo perchè ovviamente in un wafer di X cm2 ci puoi incidere meno chip, secondo perchè ogni difetto sul silicio rende inutilizzabile l'intero chip e quindi un'area maggiore (che se i produttori aggirano un po il problema vendendo gpu e cpu con core disabilitati)

[gugoXX]

Il problema piu' grande di eventuali chip di grandi dimensioni, ad altissime frequenze, non e' tanto la temperatura (che comunque e' un grosso problema), ma la velocita' della luce.

a 3GHz la lunghezza d'onda e' pari a



3*10^8 / 3*10^9 = 0.1m = 10cm

un chip di dimensioni oltre 10cm., operato alla frequenza di 3GHz risulterebbe davvero difficile da controllare

[Jarni]

Originariamente inviato da gugoXX

Il problema piu' grande di eventuali chip di grandi dimensioni, ad altissime frequenze, non e' tanto la temperatura (che comunque e' un grosso problema), ma la velocita' della luce.

a 3GHz la lunghezza d'onda e' pari a



3*10^8 / 3*10^9 = 0.1m = 10cm

un chip di dimensioni oltre 10cm., operato alla frequenza di 3GHz risulterebbe davvero difficile da controllare

Non ho mica capito il ragionamento...

[Dumah Brazorf]

Beh le dimensioni non diminuiscono finchè aumentano core e cache così come si evita la fusione riuscendo a mantenere consumi umani.
Ora sono delle sberle da 1miliardi di transistor per le cpu e 3bilioni per le gpu.

[gugoXX]

Originariamente inviato da Jarni

Non ho mica capito il ragionamento...

Detto terra-terra.
Dentro un microprocessore, tra le altre strutture, ci sono delle celle di memoria, chiamate flip-flop, ciascuno dei quali composto da una manciata di transistor, ciascuno in grado di memorizzare un bit.
I flip-flop si trovano dappertutto. I registri utente (e quelli nascosti) sono coposti da flip-flop. All'ingresso di ogni stadio di pipeline c'e' un nastro di flip-flop. etc.
Il segnale di clock del microprocessore, proprio quello di frequenza 3GHz di cui sopra, serve proprio per comandare a tutti i flip-flop l'istante preciso in cui campionare il rispettivo segnale di ingresso. Il valore del segnale di ingresso verra' memorizzato e mantenuto stabile per tutto il ciclo successivo di clock.
Nelle pipeline p.es. tra un nastro di flip-flop e un altro, ci sono tipicamente circuiti combinatori di porte and, or, not, etc. atti a prendere i valori dei bit del nastro di partenza e calolare qualcosa, arrivando ai segnali di uscita che verranno campionati dal nastro di flip flop successivo, quando giungera' il segnale di clock.

Ora, Immagina il processore nudo, visto a rallentatore molto lento.
Immagina di evidenziare il percorso del segnale di clock, un filo unico ramificato su tutto il processore.
E immagina che quando il clock e' a 0, tale percorso sia tutto blu , mentre quando il clock e' a 1, tale percorso sia tutto rosso.
Il segnale di clock entra da un (talvolta piu' d'uno) pin del microprocessore, e da li' comincia a distribuirsi lentamente dentro il processore.
Prima il clock era a 0, e il microprocessore era tutto blu. E' entrato un 1. Il microprocessore inizia a dipingersi di rosso, e i flip flop campionano i valori dei rispettivi segnali di ingresso.
Se il microprocessore e' piu' piccolo di 10 cm, il segnale di clock ha tempo di propagarsi su tutto la superficie, PRIMA che giunga il nuovo valore di clock.
Siamo sicuri che il processore e' tutto sincrono, e c'e' tempo di stabilizzare i segnali prima che entri il nuovo valore di clock.
Allargare troppo la superficie, alle frequenze in cui siamo in gioco oggi, implicherebbe che il processore potrebbe essere meta' rosso e meta' blu, o addirittura rosso-blu-rosso ma del ciclo precedente. E via ancora peggiorando.
Il processore inizia ad avere comportamenti asincroni, difficili da gestire e ancora di piu' da prevedere e progettare.

[kierlo]

Ma è necessario che passi tutta l'onda (per una lunghezza d'onda) per far cambiare lo stato dei flip-flop?

[gugoXX]

Originariamente inviato da kierlo

Ma è necessario che passi tutta l'onda (per una lunghezza d'onda) per far cambiare lo stato dei flip-flop?

In che senso?
Ovviamente ogni flip-flop "sente" solo cio che capita attorno a lui.
Faccio un esempio.
Ci sono vari tipi di flip-flop, tutti con lo scopo di memorizzare 1 bit di informazione, sotto determinati requisiti.
Questo qui descritto ha in pratica sono 4 fili, 3 ingressi: I, S, C e un'uscita O (Piu' alimentazione, e terra)
Uno e' il segnale di ingresso (I), che varra' 0 o 1 a seconda della logica combinatoria di ingresso, che e' quanto si vuole potenzialmente memorizzare.
Uno e' il segnale che dice se il flip flop deve campionare oppure no (S). Varra' 0 se non deve campionare e varra' 1 se deve campionare.
Poi c'e' il segnale di clock (C). Nell'istante in cui il segnale di clock passa da 0 a 1, se il segnale S vale 1, allora il valore dell'ingresso I viene campionato, e verra' memorizzato all'interno del flip flop.
E tale stato memorizzato, 0 o 1, verra' mantenuto stabile sul filo di uscita (O), per sempre, fino a che c'e' alimentazione o fino a che non capita di nuovo la condizione per cui occorre cambiare tale valore.

Quindi la risposta (forse). Essendo che nel nostro universo c'e' il principio di localita', il flip flop non sa se l'onda di clock e' transitata su tutto il microchip. Lui non sa neppure di essere su un microchip.
Sente solo i valori locali dei propri segnali di ingresso, ed agisce a seconda di tali valori locali.

[hibone]

Originariamente inviato da gugoXX

Detto terra-terra.
Dentro un microprocessore, tra le altre strutture, ci sono delle celle di memoria, chiamate flip-flop, ciascuno dei quali composto da una manciata di transistor, ciascuno in grado di memorizzare un bit.
I flip-flop si trovano dappertutto. I registri utente (e quelli nascosti) sono coposti da flip-flop. All'ingresso di ogni stadio di pipeline c'e' un nastro di flip-flop. etc.
Il segnale di clock del microprocessore, proprio quello di frequenza 3GHz di cui sopra, serve proprio per comandare a tutti i flip-flop l'istante preciso in cui campionare il rispettivo segnale di ingresso. Il valore del segnale di ingresso verra' memorizzato e mantenuto stabile per tutto il ciclo successivo di clock.
Nelle pipeline p.es. tra un nastro di flip-flop e un altro, ci sono tipicamente circuiti combinatori di porte and, or, not, etc. atti a prendere i valori dei bit del nastro di partenza e calolare qualcosa, arrivando ai segnali di uscita che verranno campionati dal nastro di flip flop successivo, quando giungera' il segnale di clock.

Ora, Immagina il processore nudo, visto a rallentatore molto lento.
Immagina di evidenziare il percorso del segnale di clock, un filo unico ramificato su tutto il processore.
E immagina che quando il clock e' a 0, tale percorso sia tutto blu , mentre quando il clock e' a 1, tale percorso sia tutto rosso.
Il segnale di clock entra da un (talvolta piu' d'uno) pin del microprocessore, e da li' comincia a distribuirsi lentamente dentro il processore.
Prima il clock era a 0, e il microprocessore era tutto blu. E' entrato un 1. Il microprocessore inizia a dipingersi di rosso, e i flip flop campionano i valori dei rispettivi segnali di ingresso.
Se il microprocessore e' piu' piccolo di 10 cm, il segnale di clock ha tempo di propagarsi su tutto la superficie, PRIMA che giunga il nuovo valore di clock.
Siamo sicuri che il processore e' tutto sincrono, e c'e' tempo di stabilizzare i segnali prima che entri il nuovo valore di clock.
Allargare troppo la superficie, alle frequenze in cui siamo in gioco oggi, implicherebbe che il processore potrebbe essere meta' rosso e meta' blu, o addirittura rosso-blu-rosso ma del ciclo precedente. E via ancora peggiorando.
Il processore inizia ad avere comportamenti asincroni, difficili da gestire e ancora di piu' da prevedere e progettare.

mi pare che ci siano giusto un filino di cose errate in questo ragionamento...

a partire dai presupposti per cui la pipeline si estenda per tutta la superficie del chip continuando col presupposto per cui tutto il chip debba essere pilotato da un unico clock, senza parlare del presupposto per cui tutte le parti del chip debbano essere sincrone...

poi vabbè...
ci sarebbero da considerare tutti i problemi reali nella propagazione del clock, che fanno si che i fenomeni che paventi esistono già per i chip normali e di volta in volta vengono risolti, visto che di fatto i chip funzionano...

Ah dimenticavo:
la stessa esistenza di un chip 10cm*10cm è un assurdo teorico.

[stranger123]

Attenzione!
Che scendendo troppo nel piccolo, il principio di indeterminazione di Heisenberg comincia a diventare importante, e se diventa importante è possibile si realizzano cose strane tipo questo.
http://www.hwupgrade.it/forum/showthread.php?t=2162766

[hibone]

Originariamente inviato da stranger123

Attenzione!
Che scendendo troppo nel piccolo, il principio di indeterminazione di Heisenberg comincia a diventare importante, e se diventa importante è possibile si realizzano cose strane tipo questo.
Link

questo è un problema molto meno complicato..
si chiama crossposting ed è vietato dal regolamento :=)

[Duke.N.4ever]

io credo ke si spinga sui chip fotonici tipo le sperimentazioni ibm degli ultimi tempi, processori quantici e grafene e nanotubi al carbonio

[Ziosilvio]

Originariamente inviato da hibone

questo è un problema molto meno complicato..
si chiama crossposting ed è vietato dal regolamento :=)

Dal regolamento, e anche dalla buona educazione.
stranger123, non puoi e non devi pretendere che tutto il forum stia appresso ai tuoi problemi.
Questa è un'ammonizione.

A proposito:

Originariamente inviato da Duke.N.4ever

io credo ke si spinga sui chip fotonici tipo le sperimentazioni ibm degli ultimi tempi, processori quantici e grafene e nanotubi al carbonio

Non è buona educazione neanche scrivere in cattivo italiano, o in italiano telegrafico.
Quindi niente "k" al posto di "ch". OK?

[blindwrite]

Di problemi nel mondo dei semiconduttori per elettronica ce ne sono tanti, ma nesuno di quelli elencati è un problema primario.
I problemi più grandi sono le interconnessioni nel design del circuito, cercare di mantenere una densità di strutture costanti, creare regole di design in modo tale da facilitare la litografia. E non per ulitmo affinare gli strumenti che si utilizzano nel design che spesso sono o insufficienti come precisione o eccessivamente lenti per essere utilizzati per larga integrazione.
La lunghezza d'onda non è un problema e non vedo come protrebbe esserlo.

Per chi parla dello step successivo, le aziende di semiconduttori non spingono a cambiare, preferiscono aver problemi a mettere due atomi uno accanto all'altro che pensare ad altro.

Tutto quello che esula dai semiconduttori classici sono studi di università e centri di ricerca

[gugoXX]

Originariamente inviato da hibone

mi pare che ci siano giusto un filino di cose errate in questo ragionamento...

a partire dai presupposti per cui la pipeline si estenda per tutta la superficie

Che non c'era

del chip continuando col presupposto per cui tutto il chip debba essere pilotato da un unico clock

Ovviamente si parlava della parte core, non di eventuali parti che possono essere tra loro asincrone, come la cache vs core.

senza parlare del presupposto per cui tutte le parti del chip debbano essere sincrone...

Vedi sopra

ci sarebbero da considerare tutti i problemi reali nella propagazione del clock, che fanno si che i fenomeni che paventi esistono già per i chip normali e di volta in volta vengono risolti, visto che di fatto i chip funzionano...

Certo, funzionano, e uno dei motivi per cui funzionano senza troppi problemi e' proprio il fatto che siano di dimensioni inferiori alla lunghezza d'onda del clock.

Ah dimenticavo:
la stessa esistenza di un chip 10cm*10cm è un assurdo teorico.

Fai bene a ricordarlo, (anche se avrei detto assurdo pratico piu' che teorico), ma se avessi letto anche prima, si parlava di eventuali problemi per chip troppo grossi, che oggi appunto non ci sono.
Ovviamente seguendo tutto il discorso, non mi si puo' obiettare che uno dei problemi di eventuali chip troppo grossi e' che... siano troppo grossi.
E' sufficiente che il segnale di propagazione del clock sia piu' veloce della propagazione di ogni altro segnale, e che la propagazione dei segnali nei gruppi di logiche combinatorie sia piu' veloce di un periodo di clock (Questo e' stato per esempio storicamente il problema di uno degli stadi di pipeline della moltiplicazione del Penitum 60), per evitare quindi di campionare troppo presto o troppo tardi. Ma se il fronti d'onda del clock fossero piu' d'uno a causa della dimensione del chip e della finitezza della velocita' della luce, allora si comincerebbero ad avere problemi molto grossi.

Comunque non ho capito se lavori o magari hai anche solo lavorato nel campo, oppure se parli solo per sentito dire o per intuizione/ragionamento.
Io, purtroppo solo limitatamente, ci ho lavorato. Mi piaceva davvero tanto, ma il fatto che in Europa i vendor progettisti di microprocessori sono davvero pochi e limitati, ho dovuto lasciare perdere per gettarmi nella progettazione software.