Official Thread: Single core vs. Dual core

[OverClocK79®]

esatto quello; è inutile spiegartelo ora, quando lo avrai fra le mani ne riparliamo è molto semplice lo capirai da solo.
E' più difficile a dirsi che a farsi.

BYEZZZZZZZZZZZ

[wiltord]

ok ok, mi chiedevo solo se era come un classico dissi boxed (poggi sopra e blocchi) o meno.

nn ho mai avuto dissipatori seri..

60 € è accettabile?

[Mo3bius]

Originariamente inviato da wiltord

ok ok, mi chiedevo solo se era come un classico dissi boxed (poggi sopra e blocchi) o meno.

nn ho mai avuto dissipatori seri..

60 € è accettabile?

tranquillo wiltord , lo appoggi sopra e ci metti le due viti che agganciano il
cestello del socket, e' semplicissimo.
Per il prezzo credo che sia troppo caro , non tanto per la qualita' del dissipatore ma piu' che altro per una questione di principio.


saluti

[OverClocK79®]

diciamo che ci sono dissy a meno €
ma in giro non è che si trovi a molto meno.

BYEZZZZZZZZZZ

[wiltord]

ok grazie mods..

già che ci sono lo richiedo anche a te Mo3b, che di X2 ormai te ne intendi.. : dici che 54° in full load con dissi boxed a 2500 mhz sono troppi? rischio qualcosa? ah, vcore 1.4.

Thx

[Mo3bius]

Originariamente inviato da wiltord

ok grazie mods..

già che ci sono lo richiedo anche a te Mo3b, che di X2 ormai te ne intendi.. : dici che 54° in full load con dissi boxed a 2500 mhz sono troppi? rischio qualcosa? ah, vcore 1.4.

Thx

Guarda che anche gli altri non e' che ne sappiano meno di me e ti hanno
gia' risposto , di per se' non e' una temperatura che possa portare problematiche , personalmente ritengo che se non supera i 50°-52° intesi come punta massima d'estate e a case chiuso , e' meglio.


saluti

[wiltord]

Originariamente inviato da Mo3bius

Guarda che anche gli altri non e' che ne sappiano meno di me e ti hanno
gia' risposto , di per se' non e' una temperatura che possa portare problematiche , personalmente ritengo che se non supera i 50°-52° intesi come punta massima d'estate e a case chiuso , e' meglio.


saluti

lo lo so ci mancherebbe altro..
in sostanza cmq sono tantini..bene bene, vorrà dira che compreremo sto zalmanino..
ps. la pasta tc è compresa nella confezione d'acquisto?
sì, sono un asino

[_NerdS_]

Per quanto riguarda le temperature, mi sono veramente stupito delle basse temperature che ha il mio x2 4400+, che anche con il seti al max che funziona da giorni ormai, sta a 36° (anche se devo ammettere che gli ho messo su un termalright xp90 con pasta artic silver e come ventola una tornado). Con lo stesso dissipatore e la stessa ventola il mio 3200 barton sta a 45° (sempre con sotto il seti a palla). Anche overcloccandolo a 2475 mhz (semplicemente bus a 225mhz), l'x2 4400+ saliva al max a 38° sotto massimo sforzo.
Per quanto riguarda i tempi del seti, con la versione 4.45 moddata x amd 64, dopo ormai più di 400 wu analizzate, fa una media di 1 h 9' 27" (tempo cpu medio rilevato dal boinc nel log), naturalmente facendo due wu contemporaneamente.
Per quanto riguarda le prestazioni generali del dual core ne sono totalmente entusiasta, xchè, a mio parere, va benissimo anche se le applicazioni x il momento non supportano il multicore, xchè cmq i due core vengono sfruttati (lo so, mi sto ripetendo) nel multitasking, cosa che io sfrutto moltissimo (anche grazie a 2gb di ram), abitudine che sul mio vecchio barton 3200+ mi dava non pochi rallentamenti.

[*Caos*]

Originariamente inviato da ^TiGeRShArK^

e poi sarei io a fare lapsus freudiani.......





che tradotto in italiano significa ke gli scambi di dati Cache to Cache avvengono alla velocità del core.
Mi pare ke sia LIEVEMENTE diverso da passare attraverso l'FSB come fanno i P4....
e mi pare ke sia ESATTAMENTE quello ke avevo detto prima io.
Quindi non vedo perchè IO avrei detto delle inesattezze...

NO effettivamente i tuoi NON sono lapsus... sei il tipico bue che dà del cornuto all'asino.
Tu le cose le devi leggere molto bene e CAPIRE cosa vogliano dire.
[quote=Anandtech]
Enter the elegant dual core Opteron architecture. Each core in the Dual Opteron/Athlon 64 X2 puts its request on the System Request Queue (SRQ).
Each CPU has its own dedicated port to the on die SRQ (as you can see in the picture below), so cache-to-cache messaging happens at core speed, with minimal latencies.[quote]
QUESTO vuol dire che NON esiste comunicazione diretta... perchè entrambi i core fanno riferimento a quel cosino che si chiama System Request Queue che altro non è che un sistema per gestire le richieste di ognuno dei core verso la cache "dell'altro core"... altro che comunicazione Cache To Cache diretta. In qualunque digramma si vede che la cache in nessun modo è in comunicazione diretta, stanno lavorando da anni (e ce ne vorrà ancora qualcuno) per la cache condivisa e qui i core accedono alla cache dell'altro senza problemi? Non direi. Direi che sia per gli A64 che per i PD c'è un sistema di comunicazione più o meno efficiente od "elegante" (come dicono in Anandtech).
Per finire, quel tuo grafico non dimostra proprio nulla, primo perchè se vedi poche righe sotto si ribalta la situazione... evidentemente c'è qualcosa che non quadra in quel test (o meglio che non era un rendering pesante... del resto le risoluzioni usate mi fanno alquanto riflettere).
Per il discorso Bandwidth effettiva... erano parole mie... e lo rimangono... che la banda effettiva dipenda da come vengono elaborati i dati è un conto, che la banda Massima teorica sia sovradimensionata fà parte dello stesso conto... ma questo NON vuol dire che i Dual core abbiano una banda massima teorica superiore... anzi... Questo vuol dire che se per i Single core esistevano delle situazioni Bandwidth limited, per i dualcore ve ne saranno a maggior ragione.
Capisco il discorso della cache...mi ricorda molto l'appunto fatto ai vari sistemi per l'SLI/Crossfire, dove, a fronte di un raddoppio della potenza di calcolo, veniva appuntato il fatto che le immagini da visualizzare venivano caricate per intero in entrambe le memorie di sistema delle due VGA anzichè essere dimezzate (visto che poi effettivamente veniva elaborata solo metà immagine da ognuna delle 2 VGA).
Ola

[glazio]

mettere 4 hard disk da 80gb in raid0 è conveniente e sopratutto si hanno molti benefici rispetto 2 da 200gb in raid0??

[Iolao]

Originariamente inviato da glazio

mettere 4 hard disk da 80gb in raid0 è conveniente e sopratutto si hanno molti benefici rispetto 2 da 200gb in raid0??

ti sembra il thread adatto?

[^TiGeRShArK^]

Originariamente inviato da *Caos*

NO effettivamente i tuoi NON sono lapsus... sei il tipico bue che dà del cornuto all'asino.
Tu le cose le devi leggere molto bene e CAPIRE cosa vogliano dire.

Originariamente inviato da Anandtech

Enter the elegant dual core Opteron architecture. Each core in the Dual Opteron/Athlon 64 X2 puts its request on the System Request Queue (SRQ).
Each CPU has its own dedicated port to the on die SRQ (as you can see in the picture below), so cache-to-cache messaging happens at core speed, with minimal latencies.

QUESTO vuol dire che NON esiste comunicazione diretta... perchè entrambi i core fanno riferimento a quel cosino che si chiama System Request Queue che altro non è che un sistema per gestire le richieste di ognuno dei core verso la cache "dell'altro core"... altro che comunicazione Cache To Cache diretta. In qualunque digramma si vede che la cache in nessun modo è in comunicazione diretta, stanno lavorando da anni (e ce ne vorrà ancora qualcuno) per la cache condivisa e qui i core accedono alla cache dell'altro senza problemi? Non direi. Direi che sia per gli A64 che per i PD c'è un sistema di comunicazione più o meno efficiente od "elegante" (come dicono in Anandtech).
Per finire, quel tuo grafico non dimostra proprio nulla, primo perchè se vedi poche righe sotto si ribalta la situazione... evidentemente c'è qualcosa che non quadra in quel test (o meglio che non era un rendering pesante... del resto le risoluzioni usate mi fanno alquanto riflettere).
Per il discorso Bandwidth effettiva... erano parole mie... e lo rimangono... che la banda effettiva dipenda da come vengono elaborati i dati è un conto, che la banda Massima teorica sia sovradimensionata fà parte dello stesso conto... ma questo NON vuol dire che i Dual core abbiano una banda massima teorica superiore... anzi... Questo vuol dire che se per i Single core esistevano delle situazioni Bandwidth limited, per i dualcore ve ne saranno a maggior ragione.
Capisco il discorso della cache...mi ricorda molto l'appunto fatto ai vari sistemi per l'SLI/Crossfire, dove, a fronte di un raddoppio della potenza di calcolo, veniva appuntato il fatto che le immagini da visualizzare venivano caricate per intero in entrambe le memorie di sistema delle due VGA anzichè essere dimezzate (visto che poi effettivamente veniva elaborata solo metà immagine da ognuna delle 2 VGA).
Ola

e tu ki sei la renna di babbo natale che dice cornuto al bue???
ti è sfuggita forse la parte in grassetto che ho evidenziato io????
cache-to-cache messaging happens at core speed, with minimal latencies
che vorrebbe dire secondo te????
che la comunicazione tra le due cache avviene alla velocità del core con latenze minime.....
e spiegami d'altronde come faresti TU a implementare una connessione DIRETTA tra due cache (che non siano condivise) senza usare un bus di qualsiasi tipo
ma forse prima dovresti farti spiegare il concetto di BUS
magari ti metteresti a dire che anche le unità di calcolo di R520 non comunicano direttamente perchè comunicano attraverso un ring bus a 512 bit
spiegalo tu a tutti gli ingengeri del mondo che c'è un metodo migliore per fare comunicare due componenti
almeno i concetti di base dovresti saperli se vuoi rinfacciare a qualcuno di non sapere di cosa parla...
e già che ci sono:
http://www.gest.unipd.it/materiale-d...ece2/cache.htm

Cache di primo e di secondo livello

Nei sistemi attuali sono normalmente presenti due livelli di cache. Al primo livello, più vicino alla CPU è la cache di primo livello (L1) caratterizzata da una memoria relativamente piccola con elevata velocità di accesso. Uno Hit nella cache L1 consente un accesso molto rapido alla memoria. Tuttavia un Miss non causerà necessariamente un accesso alla RAM, in quanto si passa alla cache di secondo livello (L2), e solo se si ha un miss in questa cache l'accesso sarà fatto alla RAM, con il conseguente impegno del bus di comunicazione. La cache L2 utilizza una diversa tecnologia che consente sempre prestazioni migliori della RAM, ma con tempi di accesso maggiori che nella cache L1. E` tuttavia possibile realizzare memorie di dimensioni maggiori (nei sistemi attuali dell'ordine di qualche centinaio di KBytes), facendo quindi sì che solo saltuariamente sia necessario accedere al bus esterno di comunicazione ed alla RAM. Le cache L1 ed L2 sono infatti montate a bordo del processore stesso, utilizzando quindi bus interni più veloci.

ma quindi secondo il tuo criterio anche il core non comunica direttamente con la cache perchè deve passare da un BUS interno

se poi la tua obiezione era per la system request queue... bhè ... ancora peggio!

As the diagram above illustrates the memory controller consists of the central controller, or arbiter, with the memory clients surrounding it that can make their data requests to the arbiter.

se sapessi la definizione di BUS PROBABILMENTE sapresti che è molto più efficiente affidarsi ad un controller o arbiter o System Request Queue o kiamalo come ti pare centralizzato che lasciare libere le risorse di accedere in maniera distribuita al bus.
Un caso tipico che molti conoscono è il CSMA-CD (Carrier Sense Multiple Access with Collision Detection) utilizzato nella ben nota ethernet.
In mancanza di un controller centralizzato OVVIAMENTE ci saranno delle collisioni, e per migliorare le prestazioni è stato usato un meccanismo di collision detection per informare tutti coloro che devono accedere alla rete di ciò e quindi agiranno di conseguenza secondo un certo algoritmo.
Ma forse tu penserai che questo sistema è + efficiente di un accesso regolamentato da un controller!
e ti risparmio la spiegazione di altri esempi che mi vengono in mente tra cui il CSMA-CA (Collision Avoidance) utilizzato nel proptocollo 802.11 (a, b, g e se non hanno fatto modifiche nelle ultime versioni n)... meglio conosciuto come wi-fi....
o il protocollo aloha... uno dei primi studiati proprio per indirizzare problematiche di Multiple Access (anche se in quest'ultimo caso la trasmissione era satellitare).
cmq....fai quello ke vuoi... ma la prossima volta informati prima di dire che qualcuno dice cavolate quando in realtà quello a dirle sei tu.

[glazio]

non facciamo finire questo 3d nel dimenticatoio!!

[glazio]

io intanto sto ultimando la configurazione che avrà corpo entro natale .
sono intenzionato a prendere un 3800x2 e una x1800xl.
ho cambiato idea per quanto riguarda l'overclock... è possibile che mi becco una cpu sfigata e non mi sale a 2400mhz(per adesso..) e poi a 2600mhz??
oppure mi dite di buttarmi su un 4200x2 che ha 200mhz in più e ho il limite max più alto?

[Saved_ita]

Originariamente inviato da ^TiGeRShArK^

e tu ki sei la renna di babbo natale che dice cornuto al bue???
ti è sfuggita forse la parte in grassetto che ho evidenziato io????
cache-to-cache messaging happens at core speed, with minimal latencies
che vorrebbe dire secondo te????
che la comunicazione tra le due cache avviene alla velocità del core con latenze minime.....

Prima cosa, la renna te la tieni...
Seconda cosa IMPARA L'ITALIANO.
Comunicazione DIRETTA vuol dire NON AVERE NULLA che faccia da tramite, avere un sistema di mezzo è esattamente l'opposto e non conta quanto sia efficiente... semplicemente NON è comunicazione diretta... te lo ripeto?... te lo dico in un'altra lingua?... ti pago le ripetizioni di italiano? Giusto... non è un problema di grammatica... le ripetizioni non servono e mi posso risparmiare un po' di soldi.
La comunicazione DIRETTA è quando NON hai tramite... e non si capisce perchè dovrebbero essercene... nei singlecore NON hai un sistema di SRQ. Il SRQ è un componente FISICO... non una immaginetta aggiunta così per bellezza dei grafici.
Nella pratica che sia il BUS di sistema o il SRQ a gestire come il due core si scambino i dati contenuti NELLE RISPETTIVE cache, vuol comunque dire che un core NON ha accesso diretto alla cache dell'altro... questo, se i programmi fossero ottimizzati per il multithreading sarebbe un limite e infatti si stà cercando di progettare core con la cache condivisa proprio per questo motivo.
Quello che spara ca****te sei tu che aggiungi cose che non c'entrano una sega (anzi... c'entrano... ma solo un idiota non si accorgerebbe che comunque tu la metta sempre di un tramite che faccia da controllo ATTIVO... ed è proprio un componente fisico).
Te lo dico e te lo ripeto... AMD ed Intel al momento SONO identiche, la differenza stà che una ha integrato nel core e l'altra usa un BUS esterno... PUNTO. Quello che dici tu sarebbe come dire che che AMD non ha più il MC perchè lo ha integrato nella CPU...

[^TiGeRShArK^]

Originariamente inviato da Saved_ita

Prima cosa, la renna te la tieni...
Seconda cosa IMPARA L'ITALIANO.
Comunicazione DIRETTA vuol dire NON AVERE NULLA che faccia da tramite, avere un sistema di mezzo è esattamente l'opposto e non conta quanto sia efficiente... semplicemente NON è comunicazione diretta... te lo ripeto?... te lo dico in un'altra lingua?... ti pago le ripetizioni di italiano? Giusto... non è un problema di grammatica... le ripetizioni non servono e mi posso risparmiare un po' di soldi.
La comunicazione DIRETTA è quando NON hai tramite... e non si capisce perchè dovrebbero essercene... nei singlecore NON hai un sistema di SRQ. Il SRQ è un componente FISICO... non una immaginetta aggiunta così per bellezza dei grafici.
Nella pratica che sia il BUS di sistema o il SRQ a gestire come il due core si scambino i dati contenuti NELLE RISPETTIVE cache, vuol comunque dire che un core NON ha accesso diretto alla cache dell'altro... questo, se i programmi fossero ottimizzati per il multithreading sarebbe un limite e infatti si stà cercando di progettare core con la cache condivisa proprio per questo motivo.
Quello che spara ca****te sei tu che aggiungi cose che non c'entrano una sega (anzi... c'entrano... ma solo un idiota non si accorgerebbe che comunque tu la metta sempre di un tramite che faccia da controllo ATTIVO... e non è un BUS... ma è proprio un componente fisico).

avevo giusto il vago sospetto che fosse un tuo clone!
e ti dico per l'ennesima volta dove sbagli.
guardiamo se stavolta capisci.....
nei single core non hai alcun SRQ o alcun controller o arbiter PROPRIO perchè non hai problematiche di ACCESSO MULTIPLO.....
è il core che deve parlare con la cache, lo fa tramite un bus MA NON HA ALCUNA NECESSITà di condividere la connessione con qualcun altro....
Anzi... visto ke c 6... spiegami come implementeresti TU un meccanismo a cache condivisa (che secondo la tua definizione dovrebbe rispettare l'accesso diretto) SENZA alcun controllore a cui effettuare le richieste e che gestisca le problematiche di accesso multiplo....
prima che ti fondi il cervello ti do la risposta.
Semplicemente NON PUOI.
ci vuole per forza qualcuno che CONTROLLI che il dato a cui vuoi accedere non sia già in uso.....
che poi sia implementato con un System Request Queue, con un sistema di semafori... km kakkio vuoi... alla fine questo qualcuno ci vuole x forza.
Quindi non vedo xkè dire ke la comunicazione cache to cache degli A64 non è diretta solo xkè c'è un CONTROLLORE in mezzo ke serve appositamente a gestire la comunicazione tra le due cache e a renderla + efficiente eliminando il problema delle collisioni.
Se poi conosci un metodo più efficiente... te lo ripeto... comunicalo a tutti gli ingegneri del mondo ke aspettano proprio te x risolvere il problema......

Nella pratica che sia il BUS di sistema o il SRQ a gestire come il due core si scambino i dati contenuti NELLE RISPETTIVE cache, vuol comunque dire che un core NON ha accesso diretto alla cache dell'altro... questo, se i programmi fossero ottimizzati per il multithreading sarebbe un limite e infatti si stà cercando di progettare core con la cache condivisa proprio per questo motivo.

e te l'ho detto anche la cache condivisa ha questi problemi..
quindi non è affatto una limitazione dei dual-core AMD quella di cui parli tu.
Invece è una limitazione PESANTE dei dual core intel poikè mentre x AMD lo scambio di dati avviene DIRETTAMENTE ON-CHIP (magari ks ti piace d + e non m vieni a contestare il diretta ) alla velocità del processore, x i dula-core intel si deve fare un giro ke comporta latenze NOTEVOLEMENTE + alte..
non so se ti rendi conto della "lievissima" differenza ke ci sia tra comunicare direttamente con le due cache tramite un controllore o passare dall'FSB

[^TiGeRShArK^]

Originariamente inviato da Saved_ita

Quello che spara ca****te sei tu che aggiungi cose che non c'entrano una sega (anzi... c'entrano... ma solo un idiota non si accorgerebbe che comunque tu la metta sempre di un tramite che faccia da controllo ATTIVO... ed è proprio un componente fisico).
Te lo dico e te lo ripeto... AMD ed Intel al momento SONO identiche, la differenza stà che una ha integrato nel core e l'altra usa un BUS esterno... PUNTO. Quello che dici tu sarebbe come dire che che AMD non ha più il MC perchè lo ha integrato nella CPU...

questa parte dopo la modifica proprio non l'ho capita....
non c'entra proprio una mazza il tuo esempio...
non è forse vero ke amd non passa più dal northbridge per comunicare con la RAM ma comunica DIRETTAMENTE con l'MCH ke è integrato nel core???
ah no... secondo la tua definizione non comunica direttametne perchè c'è di mezzo l'SRQ e il crossbar switch....
cmq sbrigati a postare come risolvere problematiche di accesso multiplo senza controllori, mutex o cose del genere che conoscerei giusto *qualke* persona a cui interesserebbe...

[VeldorN]

Originariamente inviato da OverClocK79®

si bhe lo faccio spesso
soprattutto quando l'applicativo nn è ottimizzato dual....
a volte mi capita di convertire qlk DVX in DVD per amici che nn hanno lettori dVX
e li 2 cpu o 1 nn fa differenza
però posso farmi na partitina a Q4 nel frattempo e con il dual monitor vedo il progresso cmq

BYEZZZZZZZZZZZZ

Over, ma che programma usi Per encodare da Dvx in Dvd? qualche gg fa ho trovato un fantastico programmino free che sfrutta entrambi i core
e converte un Dvix da 900 e rotti Mega in un ora e mezza circa
appena torno a casa se t interessa ti dico il nome

[wiltord]

Originariamente inviato da VeldorN

Over, ma che programma usi Per encodare da Dvx in Dvd? qualche gg fa ho trovato un fantastico programmino free che sfrutta entrambi i core
e converte un Dvix da 900 e rotti Mega in un ora e mezza circa
appena torno a casa se t interessa ti dico il nome

sono interessato anch'io...facci sapere..

[Mo3bius]

Ragazzi , rilassatevi , qua si discute ...non e' il caso di scannarsi ....
(mi riferisco a Saved Ita e a TigerShark)


saluti