[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[paolo.oliva2]

Originariamente inviato da Phenomenale

Interessante ma un pò strano... AMD pur di fermare lo sport dello sblocco dei core era arrivata pure a cancellare l'uscita di una una famiglia di processori già annunciata: gli Zosma. Questo perchè giustamente aveva previsto il "suicidio commerciale" che ne sarebbe derivato: tutti a comprare gli X4 per sbloccarli gratis in X6, ed i Thuban che restano a prender polvere nei magazzini.

Il mio sospetto è che le possibilità di sblocco dei chipset 900 valgano solo per i vecchi PhenomII, i nuovi FX Bulldozer avranno un blocco a prova di BIOS. Lo spero, altrimenti chi comprerebbe un costoso X8 quando per due soldi ti prendi un X4 che lo sblocchi gratis come X8 (o X6 se proprio ti va sfortunata)? Dagli Zosma non avrebbero imparato nulla?

Ancora una volta, però, sono tutte ipotesi... e neanche le affermazioni di JF si stanno rivelando completamente affidabili (chi ha detto "incompatibilità totale BD con mainboard AM3"? ).

Aspettiamo e vediamo... la Verità è sempre una sola! (cit.)

E' vero che Zosma non è stato venduto ai clienti normali, ma è anche vero che di Zosma non è che vi siano stati grossi volumi, nel senso che il processo non concedeva molti core fallati.

In ogni caso già le caratteristiche superiori del socket AM3+ sconfessano che un BD possa essere sfruttato appieno sull'AM3.

[Dimension7]

Originariamente inviato da capitan_crasy

In linea generale lo penso anch'io, ne sapremo di più dopo la presentazione...

Ma la possibilità di sbloccare i core sui phenom II con mobo AM3+ è una notizia sicura, o solo un rumor?

[paolo.oliva2]

Comunque sarebbe interessante riflettere su quei prezzi se si rivelassero veri.

Cioè... se da un wafer si producessero X die, gli X8 rappresenterebbero i die perfetti, il resto lo scarto sul modello vendere a poco anziché buttare via, e su questo siamo d'accordo.

Però il wafer comunque avrebbe un certo prezzo, e se gli scarti in ogni caso contribuirebbero a ridurre il prezzo di un X8, se lo yeld fosse ottimo e quindi nessun scarto, il ricavato dal wafer permetterebbe una riduzione ulteriore del prezzo degli X8.

Quindi, è vero che gli X8 costerebbero di più se non ci fosse il riciclo degli scarti, ma è anche vero che se lo yield fosse migliore e non concederebbe scarti, comunque il prezzo degli X8 potrebbe diminuire perché ogni X4 e X6 sarebbe venduto come X8.

Quindi, qualsiasi sarà il prezzo di un X8, il futuro dovrebbe concedere ad AMD più flessibilità e poter vendure un X8 ad un prezzo ancora inferiore.

[paolo.oliva2]

Originariamente inviato da Dimension7

Ma la possibilità di sbloccare i core sui phenom II con mobo AM3+ è una notizia sicura, o solo un rumor?

Secondo me non cambierebbe nulla per 2 motivi:

Non è stato cambiato nulla a livello di architettura nei Phenom II.

Lo sblocco dei core era un artificio a livello di bios, e questi vengono prodotti dai costruttori di mobo. Non avrebbe senso che un produttore in previsione di vendere le AM3+ tolga questa opportunità, semplicemente perché chi comprerebbe un sistema ex-novo AMD, non per forza acquisterebbe un BD, visto che mobo AM3 e AM3+ costerebbero uguale, a parte il solito ladrocinio iniziale.

[gi0v3]

non credo fosse già stato postato

http://www.tweak.dk/nyheder2.php?id=...ies_mainboards

MSI annuncia la funzione OC Genie II, premendo il pulsante apposito sulla scheda madre si attiva la funzione di overclock automatico ma non solo

OC Genie II performs these tasks with a single push of the button:

- Unlock hidden CPU cores
- Adjust CPU clocks (up to 8)
- Adjust CPU multiplier
- Adjust CPU voltage
- Adjust memory speed
- Adjust memory voltage.

promettono prestazioni migliorate fino al 250% ( che vorrei ricordare a tutti quelli che si cimentano con i conti in percentuale, significa 3 volte e mezzo di più... 100%=1 + 250%=2,5 totale 3,5 ) con overclock e sblocco dei core dormienti, quindi anche msi parla di quad core sbloccabili

[gianni1879]

credo intendano 2.5x le prestazioni normali.

Per arrivare a 3.5x non basterebbe un raddoppio dei core e oc sulla frequenza....

[gi0v3]

prime immagini della gigabyte GA-A75M-UD2H socket fm1 e micro-atx


finalmente la displayport onboard!!!!

[gi0v3]

Originariamente inviato da gianni1879

credo intendano 2.5x le prestazioni normali.

Per arrivare a 3.5x non basterebbe un raddoppio dei core e oc sulla frequenza....

però anche 2,5x le prestazioni normali è già esagerato... se poi consideriamo tutte le deduzioni sui clock, coi quad core che dovrebbero avere un clock più alto degli octa e via dicendo... l'hanno sparata grossa, senza dubbio però la questione delle % mi premeva ribadirla, ho letto un sacco di post in cui ci perdiamo sulle percentuali

[calabar]

Originariamente inviato da capitan_crasy

Vorrei chiarire una cosa:
Avendo la FP in comune su due core non credo che si possa spegnere un solo core o attivare un core si e uno no all'interno del modulo...
Ciò significa che non vedremo mai una CPU a core dispari come i triple core (o 5/7 core), ma sempre soluzioni con core pari.
Per farvi un esempio se durante il testing di un 8 core risulta che un core è fallato viene spento l'intero modulo anche se l'altro core risulta funzionante...

Dopo quanto riportato da Labview sulla possibilità di spegnere i singoli core e non solo i singoli moduli, non ne sono più così sicuro.

Certo, essendo un core int solo una piccola parte del modulo, difficilmente i problemi delle unità fallate saranno tali da far commercializzare dei modelli di processore di questo tipo, però in qualche caso fortunato, dove il problema risiederà proprio nelle unità di calcolo o nella cache dedicata, non escluderei che l'utente smanettone possa ottenere un risultato di quel tipo.

PS: sistemate quelle immagini che fanno sballare tutta l'impaginazione, per cortesia!

[muad_dib]

Originariamente inviato da gi0v3

però anche 2,5x le prestazioni normali è già esagerato... se poi consideriamo tutte le deduzioni sui clock, coi quad core che dovrebbero avere un clock più alto degli octa e via dicendo... l'hanno sparata grossa, senza dubbio però la questione delle % mi premeva ribadirla, ho letto un sacco di post in cui ci perdiamo sulle percentuali

Secondo me loro intendono la teorica capacita' computazionale, cioe' Cicli di clock * Cores * IPC.

Sappiamo in realta' che l'IPC conta piu degli altri parametri, in quanto nessuna applicazione scala perfettamente e la banda non e' ne gratis, ne abbondante.


Ho paura che AMD stia per sfornare un Pentium 4, con tutte le dovute conseguenze

[XB-J]

Altra tabella comparativa delle prestazioni grafiche delle nuove APU Llano Mobile



Fonte : http://www.3dnews.ru/news/611684/

[Gigamez]

Ritorno a riflettere sulla dimensione del modulo bulldozer, perche' secondo me tanti discorsi fatti da alcuni utenti dubbiosi sulle prestazioni, non avrebbero senso di esistere, se considerati sotto questo aspetto..

Partiamo da dei presupporti di confronto con il thuban, visto che sempre di piu' ci si sta spostando verso previsioni prestazionali vicine ad un IPC simile a quello, con qualche MHz in piu' (oppure un IPC leggermente superiore, con qualche MHz in meno).
..ditemi se sbaglio qualche calcolo!

Il Thuban ha:
- 512 Kb di cache l2 per core
- la cache L2 occupa circa il 30% della superficie del core
- secondo QUESTO link, la superficie totale è di 294 mm^2 (sbaglio? a me sembrava di piu'.. ma nel caso cambierebbe poco, visto che sto facendo dei calcoli sulle proporzioni)
- la cache L3 occupa anch'essa circa il 30% della superficie totale, quindi possiamo dire che i 6 cores (con cache l2) occupano 294 - 30% = 205 mm circa
- da qui un core con la sua l2 occuperebbe circa 205 / 6 mm, ovvero 34,3.
- Anche la L2 occupa circa un 30% del core, quindi senza L2 la logica del core occuperebbe circa 34,3 - 30%, quindi pressappoco 24mm^2.

Ora ipotizziamo che BD sia costruito con tecnologia a 45nm.
Quanto spazio occuperebbe prendendo come riferimento (anche prestazionale, visto che ultimamente le ipotesi sono queste) il k10?

- AMD ha detto che un modulo occuperebbe solo il 12% di spazio in piu' rispetto a 2 core distinti, quindi un modulo occuperebbe circa 24 + 12% = 27mm^2 circa.
- La cache l2 sarebbe piu' grande, andando ad incidere di circa un 40% sulla dimensione totale del modulo con cache annessa (come si vede da QUESTA figura). Da questo presupposto possiamo quindi supporre che la cache l2 di BD occuperebbe circa 10,8mm^2. La dimensione di modulo + cache l2 sarebbe di 38mm circa.
- un 8 core avrebbe 38x4 mm^2 di dimensione, ovvero 152mm, cache l3 esclusa.

Questi calcoli sono MOLTO approssimativi, in quanto non si sono considerate le logiche del memory controller, dell'HT (considerandoli come logica di core) ecc.ecc., ma è importante dire che sono stati fatti considerando LO STESSO processo produttivo. (sappiamo che non sarà così)

Anche escludendo la cache L3, ci si rende subito conto come le dimensioni dei die che si sono viste fino ad ora riguardanti BD secondo la logica di un IPC e quindi di una logica simile e paragonabile a quella del thuban non siano semplicemente credibili. Praticamente sono circa IL DOPPIO di quello che, calcoli alla mano, dovrebbero essere!!!

Cosa possiamo dire con certezza? Bd avrà una quantità di logica (stando sempre alle dimensioni che abbiamo visto) di gran lunga superiore a quella di qualunque k10.
Difficile pensare che abbia un IPC paragonabile, anche lontanamente (addirittura inferiore? )

Che poi.. anche se l'IPC fosse ESATTAMENTE come quello di un Thuban (praticamente impossibile, come dimostrato sopra.. a meno che gli ingenieri AMD vengano pagati fior di soldoni per PEGGIORARE una architettura esistente), grazie anche solo ai due core in + avrebbe il 33% teorico di prestazione aggiuntiva in MT.
Anche solo con questo inverosimile presupporto potrebbe rivaleggiare direttamente e tranquillamente con gli attuali sandy.
Attenzione, quest'ultimo si tratta asolutamente del caso impossibilmente peggiore.

Certo, l'unica incognita sono le frequenze.. ma viste le pipeline, ci si aspetta grandi cose!

Io sono e rimango ampiamente fiducioso: è praticamente impossibile che AMD, aiutata anche dalle nuove tecnologie di PP, questa volta faccia un buco nell'acqua.

[Vash_85]

Ridimensiona le immagini delle mobo che qui spagina tutto!

[itjad]

Originariamente inviato da Gigamez

cut

in questo link ci sono le dim ufficiali del modulo

[Gigamez]

Originariamente inviato da itjad

in questo link ci sono le dim ufficiali del modulo

mi ero perso quel link.. ma considerando il miglior PP, sembra che i miei calcoli non siano stati infondati!

[gi0v3]

Originariamente inviato da Vash_85

Ridimensiona le immagini delle mobo che qui spagina tutto!

le ho tolte, non trovo il tag bbcode per ridimensionarle

[calabar]

@Gigamez
Alcune puntualizzazioni sui calcoli che hai fatto:
- Se non sbaglio AMD aveva dichiarato il 15% in più del modulo rispetto a quello che sarebbe stato il die size di un modulo single core.
Se non ho interpretato male, quindi, tale 15% riguarda l'intero modulo comprese le cache (credo L3 compresa) e, soprattutto, non abbiamo la misura di un "modulo single core" a cui fare riferimento.
- L'immagine che hai linkato come riferimento alla dimensione della L2, se facesse parte delle prima immagini che AMD aveva fornito su Bulldozer, era stata alterata da AMD proprio per non dare riferimenti sulla reale dimensione. O sono forse uscite in seguito immagini non alterate?

[gianni1879]

Originariamente inviato da gi0v3

però anche 2,5x le prestazioni normali è già esagerato... se poi consideriamo tutte le deduzioni sui clock, coi quad core che dovrebbero avere un clock più alto degli octa e via dicendo... l'hanno sparata grossa, senza dubbio però la questione delle % mi premeva ribadirla, ho letto un sacco di post in cui ci perdiamo sulle percentuali

beh sbloccare partendo da un x4 gli altri 4 core ed alzare le frequenze di 1/4 credo sia molto fattibile (ovviamente con una buone dose di fortuna)

[marchigiano]

Originariamente inviato da Phenomenale

Interessante ma un pò strano... AMD pur di fermare lo sport dello sblocco dei core era arrivata pure a cancellare l'uscita di una una famiglia di processori già annunciata: gli Zosma. Questo perchè giustamente aveva previsto il "suicidio commerciale" che ne sarebbe derivato: tutti a comprare gli X4 per sbloccarli gratis in X6, ed i Thuban che restano a prender polvere nei magazzini

guarda che molta gente ha preso i phenom 2x per sbloccarli ma ben pochi ci sono riusciti... magari perdendoci ore di tempo e con risultati instabili o basse frequenze. quindi le cpu con tutti i core attivi certificati non sono certo uno spreco di soldi

Originariamente inviato da paolo.oliva2

Però il wafer comunque avrebbe un certo prezzo, e se gli scarti in ogni caso contribuirebbero a ridurre il prezzo di un X8, se lo yeld fosse ottimo e quindi nessun scarto, il ricavato dal wafer permetterebbe una riduzione ulteriore del prezzo degli X8.

Quindi, è vero che gli X8 costerebbero di più se non ci fosse il riciclo degli scarti, ma è anche vero che se lo yield fosse migliore e non concederebbe scarti, comunque il prezzo degli X8 potrebbe diminuire perché ogni X4 e X6 sarebbe venduto come X8.

il silicio quando migliora, non è che lo fa solo dove prima era difettoso, ma anche dove era già buono, quindi se da una parte calano i x4, dall'altra gli x8 possono salire più di frequenza, quindi amd potrebbe scalare di un gradino di prezzo i processori, tipo a 190$ il x6 e sopra 3 livelli di frequenza del x8

[Gigamez]

Originariamente inviato da calabar

@Gigamez
Alcune puntualizzazioni sui calcoli che hai fatto:
- Se non sbaglio AMD aveva dichiarato il 15% in più del modulo rispetto a quello che sarebbe stato il die size di un modulo single core.
Se non ho interpretato male, quindi, tale 15% riguarda l'intero modulo comprese le cache (credo L3 compresa) e, soprattutto, non abbiamo la misura di un "modulo single core" a cui fare riferimento.
- L'immagine che hai linkato come riferimento alla dimensione della L2, se facesse parte delle prima immagini che AMD aveva fornito su Bulldozer, era stata alterata da AMD proprio per non dare riferimenti sulla reale dimensione. O sono forse uscite in seguito immagini non alterate?

- Riguardo al 12% ho controllato prima nelle info certe date dal capitano alla prima pagina di questo topic!
- La cache L3 non riguarda il modulo, ma e' condivisa tra i vari moduli. La cache L2, invece, e' appartenente al modulo, e viene gestita dai due core INT e dal singolo FP appartenenti ad esso.
- I miei sono stati calcoli basati su ipotesi realistiche. Dal link delle reali dimensioni del modulo infatti puoi vedere come in effetti sono pure abbastanza corretti (considera che io li ho fatti ipotizzando un PP a 45nm, quando in realta' è a 32)

Da quello che ora sappiamo, possiamo dire che il modulo, con tecnologia a 32nm e comprensvo di L2, occupa circa 31mm^2.

E' stato detto che il die size dell'8 core sara' circa di 300mm^2.
per avere un 8 core dobbiamo prendere un modulo e moltiplicarne la dimensione per 4, ottenendo 124mm^2 circa, ovvero molto meno della meta'.

Secondo me e' impossibile che la cache L3 occupi molto piu' del doppio della logica di calcolo. pur essendo maggiore del Thuban, considerando che questo aveva solo 6 cores, proporzionalmente dovrebbe occupare in percentuale una superficie addirittura inferiore. Mettiamoci anche la logica dell'MC, dell'HT.. tutto quello che volete..

Secondo me non quadra comunque.

EDIT:
Anzi, facciamo i calcoli: Nel thuban la cache L3 era di 6Mb per 6 cores. In BD la L3 dovrebbe essere di 8Mb per 8 cores.
In thuban la cache incideva circa di un 30% sulla dimensione totale del die, composto da 6 core;
Verosimilmente (ma approssimativamente), possiamo dire che inciderà allo stesso modo in BD, dove abbiamo 8Mb per 8 cores, quindi circa sempre di un 30%.

Considerando la logica con la l2 di dimensione pari a 124mm^2, possiamo dire che la cache L3 sara' circa estesa per una dimensione approssimativa di 37,2 mm^2.
124 + 37 = 161mm^2.. praticamente LA META' di cioe' che e' stato detto!!!!




continuo a sopsettare che i moduli in realtà sarano i "cores", con SMT hardware ed un parziale reverse Hyperthreading su singolo thread...