Athlon 64 e Athlon 64 FX: analisi tecnica

Una delle innovazioni del progetto Hammer rispetto all'architettura delle cpu Athlon 64 FX è data dall'integazione, all'interno del Core del processore, del memory controller. Questa scelta permette di ottenere latenze di accesso alla memoria estremamente ridotte, a tutto vantaggio delle prestazioni velocistiche ottenibili; la latenza della memoria, infatti, è al momento uno dei più significativi colli di bottiglia alle prestazioni di un sistema, soprattutto quando la cache L2 non permette di contenere tutti i dati che devono essere utilizzati dal processore.

Il memory controller opera all'interno del Core del processore, alla sua medesima frequenza di clock; per questo motivo, più elevata è la frequenza di clock della cpu in uso, minore sarà la latenza di accesso della memoria. Utilizzando memory controller esterni integrati nei north bridge dei chipset, invece, si ottiene un effetto opposto in quanto aumenta la frequenza di clock della cpu ma resta invariata quella del memory controller.

Un altro dei vantaggi dato dall'integrazione del memory controller nel Core della cpu è il non utilizzare il bus di sistema per trasferire dati dalla memoria alla cpu; così facendo la sua ampiezza di banda può essere utilizzata per i dati provenienti dagli altri componenti ad esso collegati, come ad esempio le periferiche di Input Output.

Ovviamente, integrando il memory controller non si è legati alle scelte progettuali dei produttori di chipset, elemento che dovrebbe permettere di avere prestazioni non dipendenti da errate scelte dei chipset, o di implementazioni del memory controller nel chipset non ottimali.

All'interno del processore sono integrati due componenti: il memory controller MCT e il DRAM controller DCT; il primo chip è l'interfaccia tra il Core del processore e il DRAM controller, non dipendente dal tipo di memoria utilizzato. Il secondo chip, invece, è la parte specifica per il tipo di memoria utilizzato. Per questo motivo qualora AMD voglia integrare supporto ad un nuovo standard memoria nelle cpu AMD64, sarà necessario intervenire a sostituire nel processo produttivo della cpu il solo DRAM controller DCT, una parte ridotta dell'intero Die del processore.

Una delle limitazioni del memory controller integrato nel Core è dato dall'impossibilità di adottare nuove tecnologie memoria con uno specifico processore, se queste non sono supportate direttamente dalla cpu. Ad esempio, non sarà possibile sfruttare memoria DDR-II con le cpu Athlon 64 ora introdotte, in quanto il memory controller integrato supporta per il momento solo memoria DDR.

Confrontando la latenza di accesso della memoria di sistema del processore Athlon 64 FX-51 con quella della cpu Intel Pentium 4 3,2 Ghz, su piattaforma 875P Canterwood e memoria DDR400, emerge chiaramente come la cpu AMD faccia registrare latenze estremamente più basse, non dovendo accedere al memory controller integrato nel montato sulla scheda madre.

Quake 3 Arena è un titolo particolarmente dipendente dalla memoria di sistema; si noti come la cpu Athlon 64 FX-51 riesca a distanziare nettamente la cpu Pentium 4 3,2 Ghz. Il margine di vantaggio rispetto alla cpu Athlon XP 3.200+ è molto elevato, giustificato sia dal controller memoria Dual DDR400 che dalla sua integrazione nel Die del processore.