[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[Grizlod®]

Originariamente inviato da shellx

Si ma appunto, llano è k10 (stars). Ripeto: tutta questa roba che ci azzecca con zambesi o vishera ?

Mah...facendo tradurre l'ultima parte del titolo:

Anche riattivato il chip FX?

Se lo chiedono...quindi non saprei al momento

Forse si stanno domandando se le performance di BD siano da sbloccare oppure già sono al max possibile.

Proverò a cercare qualche link in inglese, anche se nei prossimi giorni, la notizia, è possibile venga ripresa da qualche altro sito...

[shellx]

Originariamente inviato da Grizlod®

Mah...facendo tradurre l'ultima parte del titolo:

Anche riattivato il chip FX?

Se lo chiedono...quindi non saprei al momento

Forse si stanno domandando se le performance di BD siano da sbloccare oppure già sono al max possibile.

Proverò a cercare qualche link in inglese, anche se nei prossimi giorni, la notizia, è possibile venga ripresa da qualche altro sito...

Io ti dico la verità da quella traduzione by google sono riuscito a capire solo che si è scoperto che llano sia affetto da un errata che non è stata riportata nella guida. E che trinity invece non è affetto.
Ora calcolando che llano è k10(stars), trinity è Bulldozer~Piledriver, zambesi è Bulldozer, Vishera sarà Bulldozer~Piledriver.
Mi spieghi sti tipi cosa vogliono sbloccare sugli FX o sui Trinity visto che appartengono ad una architettura che non centra con llano e che non centra con quella ipotetica errata di cui parlano?
Te lo chiedo perchè veramente non ci ho capito una mazza.

[Grizlod®]

Originariamente inviato da shellx

Io ti dico la verità da quella traduzione by google sono riuscito a capire solo che si è scoperto che llano sia affetto da un errata che non è stata riportata nella guida. E che trinity invece non è affetto.
Ora calcolando che llano è k10(stars), trinity è Bulldozer~Piledriver, zambesi è Bulldozer, Vishera sarà Bulldozer~Piledriver.
Mi spieghi sti tipi cosa vogliono sbloccare sugli FX o sui Trinity visto che appartengono ad una architettura che non centra con llano e che non centra con quella ipotetica errata di cui parlano?
Te lo chiedo perchè veramente non ci ho capito una mazza.

No, ma non credo ci sia veramente qualcosa da capire, se lo chiedono, (ritengo io) in quanto il bench dell' FX 4100 non è "stratosferico". Siccome poi l'architettura è successiva al K10, immagino si chiedano se il 'divider' sia affetto dallo stesso 'errata'. Ma come ha già postato PaoloOliva2, nei documenti relativi a K15 (family 15h), non v'è traccia di nulla di simile.

In realtà, la "storia" sta tutta quà:

http://www.passmark.com/forum/showthread.php?t=3656

[shellx]

Originariamente inviato da Grizlod®

No, ma non credo ci sia veramente qualcosa da capire, se lo chiedono, (ritengo io) in quanto il bench dell' FX 4100 non è "stratosferico". Siccome poi l'architettura è successiva al K10, immagino si chiedano se il 'divider' sia affetto dallo stesso 'errata'. Ma come ha già postato PaoloOliva2, nei documenti relativi a K15 (family 15h), non v'è traccia di nulla di simile.

In realtà, la "storia" sta tutta quà:

http://www.passmark.com/forum/showthread.php?t=3656

aaaaa ok ok ... vabbe figurati, secondo me infatti l'architettura k15 dal punto di vista di bug è piu pulita rispetto la k10.
I motivi per i quali gli FX-4core non sono stratosferici sono altri.
Ed un mio parere l'avevo citato qualche post addietro in merito a cosa avrei fatto io con i 4 core FX se fossi amd a partire dall'evoluzione piledriver, visto che gia esisterà il buon 5800K.
Llano da k10 avra sicuramente qualche bug, ma gli fx 4 core non hanno nessun bug di quella portata, semplicemente non sono prestanti nelle vesti di zambesi. Forse con Vishera di piu ? Ma non hanno comunque secondo me modo di esistere, visto che c'è trinity per i 4 core.
Io per la fascia alta a partire da piledriver o steamroller al massimo, ci fare soluzioni minimo X6, e poi X8 e magari con un possibile massimo X10.

[mack.gar]

Ciao, questo articolo è già stato linkato?
http://vr-zone.com/articles/amd-to-s...ll-/15564.html

[paolo.oliva2]

Originariamente inviato da mack.gar

Ciao, questo articolo è già stato linkato?
http://vr-zone.com/articles/amd-to-s...ll-/15564.html

Parlando solamente della parte X86 perché si sarebbe in tema Piledriver, l'incremento di Tinity sarebbe fino al 25%, quindi si potrebbe pensare che Vishera potrebbe uguagliare se non migliorare ancor di più.

Il problema principale è che Trinity si confronta con Llano, quindi con un procio sì con core K10 (k10.5), ma ad una frequenza di 2,9GHz al massimo, quindi con una frequenza massima superiore quasi del 45%, il "fino al" +25% non stupirebbe più di tanto, sia in ST che MT.

Perché Vishera conservi core to core lo stesso vantaggio di Trinity-Llano rispetto ad un Phenom II 980 (3,8GHz), dovrebbe avere una frequenza massima attorno ai 5,5GHz... , però già un 8150 con il suo IPC ST pareggerebbe un K10 a 3,8GHz ad una frequenza di circa 4,5GHz, quindi sarebbe possibile già un pareggio anche se Vishera avesse le stesse frequenze massime di un 8150.
In MT il discorso sarebbe molto più facile perchè già un 8150 in MT mediamente risulta più potente di un Thuban 3,3GHz, quindi qualsiasi guadagno si abbia in IPC e frequenze non avrebbe nulla da recuperare ma si aggiungerebbe.

Per me un Vishera X8 già a 3,9GHz/4,2GHz/4,5GHz con il suo incremento di IPC staccherebbe definitivamente l'architettura Phenom II, ma con la possibilità sia di frequenze superiori e/o della variante K10, nel qual caso il distacco sarebbe ancor più marcato.

[mack.gar]

Originariamente inviato da paolo.oliva2

Parlando solamente della parte X86 perché si sarebbe in tema Piledriver, l'incremento di Tinity sarebbe fino al 25%, quindi si potrebbe pensare che Vishera potrebbe uguagliare se non migliorare ancor di più.

Il problema principale è che Trinity si confronta con Llano, quindi con un procio sì con core K10 (k10.5), ma ad una frequenza di 2,9GHz al massimo, quindi con una frequenza massima superiore quasi del 45%, il "fino al" +25% non stupirebbe più di tanto, sia in ST che MT.

Perché Vishera conservi core to core lo stesso vantaggio di Trinity-Llano rispetto ad un Phenom II 980 (3,8GHz), dovrebbe avere una frequenza massima attorno ai 5,5GHz... , però già un 8150 con il suo IPC ST pareggerebbe un K10 a 3,8GHz ad una frequenza di circa 4,5GHz, quindi sarebbe possibile già un pareggio anche se Vishera avesse le stesse frequenze massime di un 8150.
In MT il discorso sarebbe molto più facile perchè già un 8150 in MT mediamente risulta più potente di un Thuban 3,3GHz, quindi qualsiasi guadagno si abbia in IPC e frequenze non avrebbe nulla da recuperare ma si aggiungerebbe.

Per me un Vishera X8 già a 3,9GHz/4,2GHz/4,5GHz con il suo incremento di IPC staccherebbe definitivamente l'architettura Phenom II, ma con la possibilità sia di frequenze superiori e/o della variante K10, nel qual caso il distacco sarebbe ancor più marcato.

Ciao paolo, la parte interessante dell'articolo che ho linkato è quando dice: "this time there's clear indication that, after Piledriver, there will be substantial changes in both cores and system architecture from Steamroller onwards, that should help make AMD competitive closer to the top".
Cioè che steamroller sarà molto diverso da BD a livello di core... e che avrà bisogno di un nuovo soket (ddr4 e pciex), fino a ora si pensava che SR fosse un'altra evoluzione di BD, qui lascia intendere il contrario, anche se non si sa ancora nulla di preciso, anche se su semi accurate charlie si è detto sorpreso da questa info...

[paolo.oliva2]

Originariamente inviato da Veradun

Se così sarà, sarà l'esplicita confessione che l'attuale è un'architettura sbagliata.

Io non leggo nulla di questo... l'architettura sarà sempre CMT e quindi a moduli.... (dov'è il cambiamento di architettura?), al limite ci potrebbero essere cambiamenti sul funzionamento del modulo e/o potenziamenti lato logica core... ma questo non vuole dire certamente "un'esplicita confessione di un'architettura sbagliata", quanto il normale proseguo nell'ottimizzazione di un'architettura giovane e ancora ben lontana dall'essere al massimo sfruttamento potenziale.

[aldooo]

Originariamente inviato da Veradun

Se così sarà, sarà l'esplicita confessione che l'attuale è un'architettura sbagliata.

L'ennesima prova a sostegno della mia ipotesi:
che stiano investendo ZERO nei derivati dei core BD,
completando semplicemente le ottimizzazioni gia' programmate.

Insomma la nuova architettura, da me battezzata
"AMD BOMBA", potrebbe arrivare prima del previsto
(io avevo detto 2014)

[paolo.oliva2]

Originariamente inviato da mack.gar

Ciao paolo, la parte interessante dell'articolo che ho linkato è quando dice: "this time there's clear indication that, after Piledriver, there will be substantial changes in both cores and system architecture from Steamroller onwards, that should help make AMD competitive closer to the top".
Cioè che steamroller sarà molto diverso da BD a livello di core... e che avrà bisogno di un nuovo soket (ddr4 e pciex), fino a ora si pensava che SR fosse un'altra evoluzione di BD, qui lascia intendere il contrario, anche se non si sa ancora nulla di preciso, anche se su semi accurate charlie si è detto sorpreso da questa info...

Secondo me si è unita l'info di diversità a livello di core con la logica architetturale del CMT e modulo, che sono 2 cose completamente distinte.

Secondo me non dobbiamo aspettare per forza il "dopo Piledriver" per giudicare l'architettura BD, perché Vishera, essendo basato sulla stessa miniaturizzazione silicio e sempre sulla stessa architettura, quello che darà in più rappresenterebbe di fatto quello che l'8150 dava in meno.
Quello che continuo a non capire, è il perché si voglia inquadrare il potenziale dell'architettura BD sempre e solamente sulla base di un 8150, quando ormai è più che palese che l'IPC di un 8150 non rappresenta di certo il massimo potenziale dell'architettura ed ancor più dalla parte silicio lo step B2g non rappresenta il massimo delle potenzialità 32nm HKMG ULK.

[capitan_crasy]

Originariamente inviato da mack.gar

Ciao paolo, la parte interessante dell'articolo che ho linkato è quando dice: "this time there's clear indication that, after Piledriver, there will be substantial changes in both cores and system architecture from Steamroller onwards, that should help make AMD competitive closer to the top".
Cioè che steamroller sarà molto diverso da BD a livello di core... e che avrà bisogno di un nuovo soket (ddr4 e pciex), fino a ora si pensava che SR fosse un'altra evoluzione di BD, qui lascia intendere il contrario, anche se non si sa ancora nulla di preciso, anche se su semi accurate charlie si è detto sorpreso da questa info...

L'articolo mi sembra un po campato in aria...
Ovvio che Steamroller sia più evoluto di Piledriver, anche perchè ci sarà un cambio radicale sulla tecnologia del silicio.
Quello che si sa o meglio quello che si sente in giro come voci è che steamroller avrà più elementi di elaborazione di Piledriver (più del doppio?), sarà studiato per un integrazione più profonda per la GPU delle APU e la piattaforma forse dovrebbe sorgere sulle ceneri di Komodo cioè con il PCI-Express 3.0 integrato e nuovo socket.
Le DDR4 non si vedranno su steamroller ma presumibilmente su Excavator e dato che servirà per forza un nuovo socket qualcuno ipotizza che AM3+ potrebbe durare per tutto il 2013.
Queste come quelle di VR-Zone sono solo voci senza alcuna conferma; i primi sample a 28nm (APU) sono già nei laboratori AMD; addirittura qualcuno ipotizza che saranno presentati a inizio 2013 cosa quasi del tutto assurda (a meno che non si parli di un die shrink a 28nm derivante da PD oppure da un misto tra Piledriver e Steamroller)...

[shellx]

Ma quale cambiamento di architettura, ma quale cavolate si dicono qui dentro, ma roba da matti.
BD è CMT, il CMT è un approccio, un elemento architetturale e no un architettura e tutto il futuro di amd sara basato sul CMT.
Smettetela di dire che amd ha pronta un architettura che ritornera all'approccio STARS.

Secondo me gli FX Steamroller su 28nm, cambieranno socket passando all'infrastruttura FMx, e pci-e 3.0 integrato, e usciranno (come accade adesso con trinity e vishera) qualche mese dopo le APU Kaveri.
Le DDR4 secondo me non le vedremo nemmeno con excavator. Se ne parla dopo l'architettura BD (2015/16).

[shellx]

Originariamente inviato da Veradun

Non l'ha scritto nessuno, sei il primo a dirlo.

Sono il primo a dirlo ?
Leggi post indietro anzichè consumare spazio sul server.

EDIT: architettura BOMBA, in passato qualcuno diceva che ritornera sicuro all'approccio di architettura a core tradizionale ecc ecc...ed ora dopo alcuni mesi di respiro, ritornano quegli utenti e ritornano le fanta informazioni. Che palle sto thread.

[Ren]

Se passano ad un silicio bulk devono preferibilmente rivedere la pipeline per contenere il leakage con frequenze umane, cosa che ridimensionerebbe i danni apportati dal branch predictor non all'altezza.

Questo è un esempio di cambio di architettura...

[shellx]

Originariamente inviato da Veradun

Secondo te io devo tradurre BOMBA in "approccio di architettura a core tradizionale ecc ecc..."?

Ma infatti non ti ho chiesto di tradurre proprio niente, tutto tu commenti.
Molto probabilmente non sei al corrente di alcuni aneddoti passati dentro questo thread, io si e so alcuni cosa intendono con certe frasi.

[mack.gar]

Originariamente inviato da capitan_crasy

L'articolo mi sembra un po campato in aria...
Ovvio che Steamroller sia più evoluto di Piledriver, anche perchè ci sarà un cambio radicale sulla tecnologia del silicio.
Quello che si sa o meglio quello che si sente in giro come voci è che steamroller avrà più elementi di elaborazione di Piledriver (più del doppio?), sarà studiato per un integrazione più profonda per la GPU delle APU e la piattaforma forse dovrebbe sorgere sulle ceneri di Komodo cioè con il PCI-Express 3.0 integrato e nuovo socket.
Le DDR4 non si vedranno su steamroller ma presumibilmente su Excavator e dato che servirà per forza un nuovo socket qualcuno ipotizza che AM3+ potrebbe durare per tutto il 2013.
Queste come quelle di VR-Zone sono solo voci senza alcuna conferma; i primi sample a 28nm (APU) sono già nei laboratori AMD; addirittura qualcuno ipotizza che saranno presentati a inizio 2013 cosa quasi del tutto assurda (a meno che non si parli di un die shrink a 28nm derivante da PD oppure da un misto tra Piledriver e Steamroller)...

Ciao, ho dato credito all'articolo xchè il tipo dice di essere stato ad austin a chiaccherare con qualche "top brass", ma si, in effetti non dice niente di che, se non che vogliono aumentare le performance in ST. A riguardo delle polemiche dei post precedenti , ritengo molto improbabile che vogliano abbandonare il cmt...in effetti non capisco perchè circoli questa panzana.Tuttavia potrebbe essere che SR rappresenti una revisione pittosto importande del core BD, molto più di quanto sia stato fatto in PD, anche se non vuol dire che PD non varrà l'attesa, anzi spero proprio il contrario, visto che vorrei prenderlo!
Per le ddr4 è un mio errore, arriveranno più tardi...

[Cocco83]

troll mode on:

ma una volta che mettono insieme bulldozer, piledriver, steamroller, excavator e.... poi ci fanno una fusione di tutto per dare origine a devastetor? xD

Troll mode off....

la cosa mi ricordava molto transformers.....

[paolo.oliva2]

Originariamente inviato da Veradun

Quindi tutti i processori di AMD precedenti a BD sono la stessa architettura, a partire dall'8086, visto che non sono CMT?

Chiarisciti le idee sul significato di "architettura" per favore, altrimenti una discussione è impossibile.

Io le idee le ho chiare, certamente nel piccolo delle mie competenze tecniche, e cerco di discutere, nel possibile.

Innanzitutto bisognerebbe specificare cosa si intende per architettura, e siccome, me compreso, non siamo tutti ingegneri elettronici, io partirei sul concetto base, cioè dividere le 2 correnti attuali, cioè da una parte il super-core e dall'altra la condivisione dei core, perché permetterebbe di delimitare piuttosto semplicemente tutti gli sviluppi futuri improntati sulle 2 linee di pensiero ben differenti.

Quindi il potenziamento di una architettura AMD non la interpreterei cambiata se variasse le dimensioni delle cache, se potenziasse l'FPU o qualsivoglia altra implementazione, a patto comunque che si conservi il principio della condivisione di parti dei core all'interno del modulo.

Ad esempio l'architettura Phenom II è quella, ma ha avuto varianti a 4 e 6 core, la L2 da 512K e da 1MB, la L3 da 4MB o da 6MB, con annessa la parte Athlon che pur rimanendo nel cuore K10 non aveva la L3 e proposta pure come X2 e penso che anche la famiglia Sempron come base abbia la logica dei core K10.

Quindi, chiaramente secondo la mia personale idea, un cambiamento architetturale lo è quando si applicano modifiche profonde alla logica di elaborazione dei core... tra numero dei decoder, numero di pipeline, numero unità logiche INT e FPU e modifiche di ampiezza delle stesse, grandezza delle cache con annessi magari modi di funzionamento diversi, e via dicendo.

Cioè... massimizzando, non possiamo dire che un'architettura è cambiata perché ha modificato le dimensioni della L1 (a caso), come all'opposto la logica di funzionamento non è che sia cambiata chissà quanto dall'epoca 8088, in fin dei conti siamo sempre nella logica lettura dato-elaborazione dato-scrittura dato, si è aggiunto il condimento cache per velocizzare gli accessi, la predisione per accelerare l'elaborazione, si sono aggiunti più core, ecc. ecc.", di certo non siamo a proci né neuronali" né fotosensibili...

In pratica quello che volevo dire, è che AMD ha creato un'architettura basata sul concetto moduli il quale impronta il concetto condivisione. Non esisterà mai (parole di AMD) un ritorno all'architettura stile Stars e nemmeno un cambio radicale alla ricerca del super-IPC, quindi, su questa base, giudico impossibile che si parli di cambio architetturale, per non tornare sempre sulle stesse frasi stile "AMD dovrebbe implementare l'SMT".

[paolo.oliva2]

Originariamente inviato da capitan_crasy

L'articolo mi sembra un po campato in aria...
Ovvio che Steamroller sia più evoluto di Piledriver, anche perchè ci sarà un cambio radicale sulla tecnologia del silicio.
Quello che si sa o meglio quello che si sente in giro come voci è che steamroller avrà più elementi di elaborazione di Piledriver (più del doppio?), sarà studiato per un integrazione più profonda per la GPU delle APU e la piattaforma forse dovrebbe sorgere sulle ceneri di Komodo cioè con il PCI-Express 3.0 integrato e nuovo socket.
Le DDR4 non si vedranno su steamroller ma presumibilmente su Excavator e dato che servirà per forza un nuovo socket qualcuno ipotizza che AM3+ potrebbe durare per tutto il 2013.
Queste come quelle di VR-Zone sono solo voci senza alcuna conferma; i primi sample a 28nm (APU) sono già nei laboratori AMD; addirittura qualcuno ipotizza che saranno presentati a inizio 2013 cosa quasi del tutto assurda (a meno che non si parli di un die shrink a 28nm derivante da PD oppure da un misto tra Piledriver e Steamroller)...

In poche parole... mi sembra che l'obiettivo sia quello (come scoprire l'acqua calda ) di aumentare le performances... quindi dovrebbe essere il potenziamento della velocità di calcolo dei 2 core sempre restando nella logica di condivisione del CMT...

[paolo.oliva2]

Originariamente inviato da gridracedriver

ahahhhhhhhhhhhhhh
http://www.casteloricalco.eu/wp-cont...devastator.jpg

per il discorso architettura, da profano, ho capito ke è abbastanza labile e sottile il confine tra di loro (ad esempio vedi l'architettura "core" di Intel, ke da anni è la stessa ma "affinata", ma continuano a parlare di nuova architettura quando in se la base è la stessa), e per me il termine in se significa "lo schema logico" delle parti utilizzate, o meglio il progetto delle parti utilizzate con cui devono essere effettuate le operazioni, di certo si può dire ke amd rispetto al passato abbia stravolto "lo schema logico"...
ad esempio si parla ke cn broadwell si integrerà il chipset nella CPU
http://www.hwupgrade.it/news/cpu/nie...tel_41713.html
questa si ke è un un cambio xke nello "schema logico" entra in gioco un altro componente...

in fine sn d'accordo cn "shellx" dove dice ke SMT e CMT non sono l'architettura, ma il modo migliore per sfruttarla... (e cmq non sono gli unici ne esistono altri, tipo "IMC") e soprattutto possono coesistere certamente, scusate ma Intel lo dimostra!...la sua architettura mica ha un core solo con 8 thread??? il fatto ke non sia a "moduli" non significa ke non sia CMT, ma per sfruttarla al meglio utilizza l'approccio SMT ke ne esalta le prestazioni...
viceversa AMD al 99% a meno di stravolgimenti si può affermare ke non implementerà l'SMT e lo dimostra il fatto ke utilizza i "moduli", ke senso avrebbe sennò??? piuttosto aumenterà il numero di int. o fpu all'interno del modulo o i moduli stessi con "affinamento" della stessa architettura e del silicio...

ps. sarebbe interessante se a fine affinamento architettura BD riuscisse ad arrivare a 6 moduli cosi da raddoppiare quasi le prestazioni rispetto Stars ke arriva a 6 core nativi contro 6*2=12 int di BD...

pps. non c'è bisogno di alzare i toni, manco ci guardiamo in faccia, ma siamo davanti ad un monitor inanimato e poi non fa bene al thread e alla salute

sent from my grandmother using telegraph!!! e facciamocela na risata...

Comunque... se va avanti così, ed è scontato che lo sia... alla fine implementeranno pure la MB e la ram e ci ritroveremo un cubo piccolo piccolo con un centinaio di prese per le periferiche (ammesso che non si colleghino vi WI-FI)... cioè... alla fine, si potrebbe parlare di miniaturizzazione computer più che di integrazione procio...