Merom in arrivo a Settembre da Intel

[LukeHack]

ah quindi adesso l'a64 non ha il bus..

bella sta discussione, molto "acculturata"

[lucusta]

Commento # 1 di: Fx :
-..." ho una domanda: nessuno sa niente sulle fantomatiche estensioni multimediali che dovrebbe integrare? per quel poco che ho letto si tratta di una nuova unità per il calcolo vettoriale (oppure un miglioramento di quelle esistenti)... com'è? "...-

io ricordo che l'unico processore desktop che integra untita' vettoriali sia il PPC con le altivec; le estensioni multimediali delle CPU intel e AMD sono solo delle istruzioni prefissate, ban diverse da un calcolatore vettoriale, che e' programabile, nel senso che possono, ad esempio, calcolare l'inverso del coseno con una passata di clock, ma fanno solo quello, quando richiesto.

non ho notizie di un'integrazione di una unita' vettoriale nei prossimi processori intel o AMD.

[Automator]

x lucusta

e le sse2 & sse3 cosa sono?

[Compass]

Guarda che si parla di 5-10% in piu' di quanto previsto!
Cioe', invece dell'80% della dissipazione attuale si "teme" circa un 85%...

[YaYappyDoa]

Athlon64 e bus...

Il bus è la connessione attraverso la quale distinti elementi di uno o più complessi circuitali scambiano informazioni tramite segnali elettrici o ottici. Tutti i microprocessori dispongono di bus, esterni e interni, non ne possono fare a meno.
L'Athlon64 non fa eccezione, ha diversi bus, chiamati con nomi particolari, ma sempre bus rimangono. Connessione punto a punto o hypertransport, connessione con la memoria, tutti bus. Si tende a non chiamarli "bus" ma con nomi abbastanza fantasiosi perchè "bus" non evoca nulla di innovativo o prestazionale. Volete mettere un futuristico "Link HyperTransport" contro un misero "optimized bus" ?
La definizione di Link viene dal fatto che, nella categoria dei bus, un link collega direttamente due blocchi circuitali e basta. In un tipico PC un "link HT" di un A64, composto da più canali fisici utilizzabili parzialmente o in una botta sola, collega la cpu al chip che gestisce il northbridge e il southbridge.
L'HyperTransport è un bus molto evoluto, di rottura con i tradizionali bus o PCIexpress, parallelizza invece di serializzare e ha latenze molto basse. Grazie al minor numero di segnali di controllo necessari per sincronizzare i flussi di dati, l'HT spreca pochissima banda e massimizza quella disponibile per i dati veri e propri. Per saperne di più:

http://www.hypertransport.org/index.cfm

[archibald tuttle]

Originariamente inviato da capitan_crasy

L'athlon64 non ha il bus...

si sentirà solo...

[cdimauro]

Originariamente inviato da lucusta

io ricordo che l'unico processore desktop che integra untita' vettoriali sia il PPC con le altivec; le estensioni multimediali delle CPU intel e AMD sono solo delle istruzioni prefissate, ban diverse da un calcolatore vettoriale, che e' programabile, nel senso che possono, ad esempio, calcolare l'inverso del coseno con una passata di clock, ma fanno solo quello, quando richiesto.

Altivec e MMX/3DNow!/SSE/2/3 sono tutti esempi unità di calcolo vettoriali.

[nudo_conlemani_inTasca]

"Bisognerà aspettare fino al secondo trimestre del 2007 per la nuova
piattaforma Santa Rosa.."

Ma com'è che si chiamerà???

Santa Rosa..? Potevano chiamarla Santa Rosalia.. non era meglio?!

[lepre84]

Originariamente inviato da archibald tuttle

si sentirà solo...

un po' come il core solo


(duo is megl che solo!)

[Dreadnought]

Originariamente inviato da nudo_conlemani_inTasca

Santa Rosa..? Potevano chiamarla Santa Rosalia.. non era meglio?!

(tanto per stare al livello di questo thread...)

ma no... vedi che non capisci? intel implementerà nel 2007 un nuovo tipo di silicio derivato dalla marmellata di mele cotogne, da lì il nome.

[lucusta]

Commento # 26 di: cdimauro:
-..."Altivec e MMX/3DNow!/SSE/2/3 sono tutti esempi unità di calcolo vettoriali "...-

a quanto ho sempre inteso, per altivec si parla di programmabilita' per MMX/3DNow!/SSE-2-3 si parla di istruzioni.
anche queste sono delle unita' di calcolo vettoriali, ma come gia' ho detto, sono prefissate, ossia fanno solo determinati sequenze di calcoli (non tipo, ma sequenze), percio' per utilizzarle, un programma, deve usare quel tipo d'istruzioni, sommandole e manipolandole per il proprio scopo.
Le istruzioni da integrare sono state scelte tra' quelle che sembravano le piu' probabili da usare, compatibili tra' loro atte a costruire una'unita' di calcolo unica da integrare.

nella pratica e' come se le istruzioni MMX/3DNow!/SSE-2-3 fossero sequenze di operazionali come +, -, *, e /, in predeterminate sequenze, e quando hai un calcolo da eseguire e questo e' "compatibile" con la sequenza operazionale di una determinata istruzione, usi l'istruzione e ti arriva il risultato.
La Altivec e' un calcolatore vettoriale puro; c'e' bisogno di un programma o algoritmo da fargli seguire, ma e' "general porpouse" in ambito vettoriale.
Questo e' anche il motivo per cui altivec e' molto usato in diversi ambiti su mac, perche' basta compilare il giusto progrmma per fargli fare tante cose, mentre i programmi windows devono essere compilati per usare un susseguirsi di istruzioni necessarie per ottenere il calcolo, rendendo il lavoro piu' difficile ai programmatori, in quanto avvolte e' piu' produttivo utilizzare direttamente il core logico della CPU che andare a fare piu' di diversi passagi tra istruzioni e core logico per ottenere lo stesso risultato.

ritornando alla domanda, non credo che intel integrera' una unita' di calcolo tipo altivec in merom, o almeno non ho scovato notizie al riguardo, ma se lo facesse, meglio per chi lo acquistera'.

[Dreadnought]

lol non avevo letto questa chicca di cidimauro, perde i colpi ultimamente

[leoneazzurro]

Originariamente inviato da YaYappyDoa

Athlon64 e bus...

Il bus è la connessione attraverso la quale distinti elementi di uno o più complessi circuitali scambiano informazioni tramite segnali elettrici o ottici. Tutti i microprocessori dispongono di bus, esterni e interni, non ne possono fare a meno.
L'Athlon64 non fa eccezione, ha diversi bus, chiamati con nomi particolari, ma sempre bus rimangono. Connessione punto a punto o hypertransport, connessione con la memoria, tutti bus. Si tende a non chiamarli "bus" ma con nomi abbastanza fantasiosi perchè "bus" non evoca nulla di innovativo o prestazionale. Volete mettere un futuristico "Link HyperTransport" contro un misero "optimized bus" ?
La definizione di Link viene dal fatto che, nella categoria dei bus, un link collega direttamente due blocchi circuitali e basta. In un tipico PC un "link HT" di un A64, composto da più canali fisici utilizzabili parzialmente o in una botta sola, collega la cpu al chip che gestisce il northbridge e il southbridge.
L'HyperTransport è un bus molto evoluto, di rottura con i tradizionali bus o PCIexpress, parallelizza invece di serializzare e ha latenze molto basse. Grazie al minor numero di segnali di controllo necessari per sincronizzare i flussi di dati, l'HT spreca pochissima banda e massimizza quella disponibile per i dati veri e propri. Per saperne di più:

http://www.hypertransport.org/index.cfm

Hum.. il discorso "A64 non ha il bus" in genere si riferisce al fatto che negli A64, essendo il controller delle memorie integrato, non esiste il Front Side Bus tra CPU e chipset+memory controller come negli Intel, o meglio, il bus verso le memorie è integrato nella CPU e ha la stessa velocità del processore, il che consente agli A64 di scalare meglio in frequenza rispetto alle soluzioni "tradizionali". A questo si aggiunge il link Hypertransport, che collega la CPU al chipset che poi è connesso a sua volta alle periferiche, diversamente da quello che accade nei sistemi Intel dove la banda passante è condivisa tra memorie e periferiche. A parte questo, Hypertranport non è propriamente un bus "parallelo" come ad esempio quello verso la memoria, anzi il concetto è moto simile a quello dei link del PCI-Express, ossia con link seriali scalabili da 2 a 16 bit e oltre, con elevata velocità per singolo link, e non è nemmeno un bus in senso stretto, dato che mentre ad un bus io posso connettere più periferiche, il link HT è solo un link punto-punto, nato non per connettere delle periferiche ma per l'interconnessione ad alta velocità dei circuiti integrati. Quindi tra l'altro il bus PCI-Express è PIU' evoluto dell'Hypertransport, perchè permette di collegare più periferiche, sincronizzarle, ecc. D'altra parte la maggiore semplicità di HT gli consentirà IMHO con tutta probabilità di ottenere velocità elevatissime prima di PCI-Express, e molto probabilmente i due standard conviveranno ancora per un pò insieme (e forse anche quando AMD integrerà i link PCI-Express nelle CPU, come sembra abbia pianificato).

[leoneazzurro]

Originariamente inviato da lucusta

Commento # 26 di: cdimauro:
-..."Altivec e MMX/3DNow!/SSE/2/3 sono tutti esempi unità di calcolo vettoriali "...-

a quanto ho sempre inteso, per altivec si parla di programmabilita' per MMX/3DNow!/SSE-2-3 si parla di istruzioni.
anche queste sono delle unita' di calcolo vettoriali, ma come gia' ho detto, sono prefissate, ossia fanno solo determinati sequenze di calcoli (non tipo, ma sequenze), percio' per utilizzarle, un programma, deve usare quel tipo d'istruzioni, sommandole e manipolandole per il proprio scopo.
Le istruzioni da integrare sono state scelte tra' quelle che sembravano le piu' probabili da usare, compatibili tra' loro atte a costruire una'unita' di calcolo unica da integrare.

nella pratica e' come se le istruzioni MMX/3DNow!/SSE-2-3 fossero sequenze di operazionali come +, -, *, e /, in predeterminate sequenze, e quando hai un calcolo da eseguire e questo e' "compatibile" con la sequenza operazionale di una determinata istruzione, usi l'istruzione e ti arriva il risultato.
La Altivec e' un calcolatore vettoriale puro; c'e' bisogno di un programma o algoritmo da fargli seguire, ma e' "general porpouse" in ambito vettoriale.
Questo e' anche il motivo per cui altivec e' molto usato in diversi ambiti su mac, perche' basta compilare il giusto progrmma per fargli fare tante cose, mentre i programmi windows devono essere compilati per usare un susseguirsi di istruzioni necessarie per ottenere il calcolo, rendendo il lavoro piu' difficile ai programmatori, in quanto avvolte e' piu' produttivo utilizzare direttamente il core logico della CPU che andare a fare piu' di diversi passagi tra istruzioni e core logico per ottenere lo stesso risultato.

ritornando alla domanda, non credo che intel integrera' una unita' di calcolo tipo altivec in merom, o almeno non ho scovato notizie al riguardo, ma se lo facesse, meglio per chi lo acquistera'.

Ehm... ma anche i programmi Altivec sono composti da istruzioni...
Poi Altivec può essere più flessibile di SSE1/2/3 o 3DNow!, ma sempre di unità SIMD si tratta...

[YaYappyDoa]

@Leoneazzurro

La FAQ ufficiale del consorzio HyperTransport dice:

Serial technologies such as PCI Express and RapidIO require serial-deserializer interfaces and have the burden of extensive overhead in encoding parallel data into serial data, embedding clock information, re-acquiring and decoding the data stream. The parallel technology of HyperTransport needs no serdes and clock encoding overhead making it far more efficient in data transfers.

Nel sito ufficiale del consorzio HyperTransport ci sono notizie interessanti che bastano a farsi un'idea corretta del sistema, per i dettagli si possono consultare i manuali tecnici.
Da notare che nell'elenco delle industrie consociate, alcune famose e altre molto meno, è presente Apple ma "spicca" la mancanza di Intel ( forse per "conflitto di interessi" con il PCI expr ? )

[Dreadnought]

Il PCI-express non è che sia sto gran bus, ha le sue limitazioni, ne parlava un tecnico creative che affermava quanto fosse inadatto ad esempio per le schede sonore.

Cque:
PCIE: bus seirale multipoint, adatto a collegare molte periferiche, le caratteristiche che lo rendono versatile lo rendono anche meno scalabile.

HTT: bus di collegamento punto punto, adatto a collegare 2 "periferiche", la sua semplicità lo rende facilmente scalabile, per collegare più periferiche assieme si usano i crossbar switch.

[leoneazzurro]

Originariamente inviato da YaYappyDoa

@Leoneazzurro

La FAQ ufficiale del consorzio HyperTransport dice:

Serial technologies such as PCI Express and RapidIO require serial-deserializer interfaces and have the burden of extensive overhead in encoding parallel data into serial data, embedding clock information, re-acquiring and decoding the data stream. The parallel technology of HyperTransport needs no serdes and clock encoding overhead making it far more efficient in data transfers.

Nel sito ufficiale del consorzio HyperTransport ci sono notizie interessanti che bastano a farsi un'idea corretta del sistema, per i dettagli si possono consultare i manuali tecnici.
Da notare che nell'elenco delle industrie consociate, alcune famose e altre molto meno, è presente Apple ma "spicca" la mancanza di Intel ( forse per "conflitto di interessi" con il PCI expr ? )

Si, mi sono spiegato male: intendevo dire che il parallelismo esiste (ho detto io che è scalabile da 2 a 16 (in realtà fino a 32, ma ancora non si è vista un'applicazione monodirezionale a 32 bit, solo 16 bit per direzione) ma è molto ridotto, che è un fattore necessario per mantenere la coerenza dei segnali a determinate velocità, ed in questo ricalca un pò il PCI-E (o meglio, il viceversa, visto che HT è nato prima) che addirittura si è ridotto ad una trasmissione seriale dei dati (i cui link però possono essere accorpati in insiemi più grandi). D'altra parte appunto HT è più semplice anche perchè NON deve connettere periferiche, ma solo fungere da interconnessione tra chips.

I crossbar switch li puoi utilizzare, ma oltre 2/3 interconnessioni i vantaggi dell'HT tendono a svanire...

[Dreadnought]

Originariamente inviato da leoneazzurro

D'altra parte appunto HT è più semplice anche perchè NON deve connettere periferiche, ma solo fungere da interconnessione tra chips.

humm... no, non la vedrei in questo modo...
l'HTT è semplice perchè deve permettere velocità elevate e bassi costi, se inizi a fare un bus a pacchetti di dati, più complesso per farlo salire di clock spendi troppo.

I crossbar switch li puoi utilizzare, ma oltre 2/3 interconnessioni i vantaggi dell'HT tendono a svanire...

Non puoi fare 3 interconnessioni, sono sempre punto punto, nel caso dell'opteron 4 vie ad esempio hai che ogni opteron è interconnesso con due delle altre CPU mediante un canale HTT, l'altro canale HTT (nell'opteron sono appunto 3) è dedicato come negli athlon 64 normali all'I/O verso il chipset.

Per darti una idea:

[leoneazzurro]

Originariamente inviato da Dreadnought

humm... no, non la vedrei in questo modo...
l'HTT è semplice perchè deve permettere velocità elevate e bassi costi, se inizi a fare un bus a pacchetti di dati, più complesso per farlo salire di clock spendi troppo.

Questo perchè appunto non è nato come bus bensì come link di interconnessione ad alta velocità, è questo che intendo dire, ed infatti HT non mi pare adatto a fare il bus.

Originariamente inviato da Dreadnought

Non puoi fare 3 interconnessioni, sono sempre punto punto, nel caso dell'opteron 4 vie ad esempio hai che ogni opteron è interconnesso con due delle altre CPU mediante un canale HTT, l'altro canale HTT (nell'opteron sono appunto 3) è dedicato come negli athlon 64 normali all'I/O verso il chipset.

Per darti una idea:

(sigh) Lo so che sono link punto/punto, l'ho già detto prima (così come conosco lo schema che mi hai mostrato ). Stavo dicendo (rispondendoti, i crossbar li hai citati tu) che se pensassi di usare dei crossbar switch per delle periferiche (non stavo parlando di interconnessione tra CPU dove si usano link multipli, ma lì è più che giustificato) la complessità salirebbe esponenzialmente senza vantaggi pratici.

[lucusta]

Commento # 33 di: leoneazzurro:

- "Ehm... ma anche i programmi Altivec sono composti da istruzioni...
Poi Altivec può essere più flessibile di SSE1/2/3 o 3DNow!, ma sempre di unità SIMD si tratta... " -

in un certo senso si, ma mentre con altivec costruisci un generico programma adatto al tuo scopo che sfrutta il calcolatore vettoriale (o meglio l'algoritmo, visto che, essendo in campo di calcolo vettoriale, sono queste istruzioni ripetitive a giovare di piu' di quest'architetura, pensa ad una matrice composta), con le istruzioni prefissate possono effettivamente essere direttamente i programmi a sfruttarle, ma per ottenere il tuo scopo potresti fare il giro dell'oca..

E' la flessibilita' di altivec alla base del suo intenso sfruttamento su MAC: ti serve un calcolo che puoi assumere in vettori? fai un programma che sfrutta altivec per i tuoi calcoli.
mentre le SIMD non sono state mai intensamente sfruttate proprio a causa della loro rigidita' elaborativa.
Le istruzioni altivec si possono assimilare alle ISA x86, ossia un set completo di programmazione, mentre le SIMD sono solo delle ISA a se stanti, molto complesse, ma in totale limitate nel'elaborazione.

e a mio avviso e' proprio questa una delle piu' grandi pecche al passaggio "intel" di Apple, sempre che Apple non integri su ogni suo "PC" un chip Ageia dedicato a sostituzione dell'altivec (pur, a quanto ho capito, essendo anche questo vincolato a certe sequenze di calcoli).
Era per questo che mi domandavo se Fx aveva "percepito" nell'aria che intel avesse avuto intenzione di integrare una vera unita' di calcolo vettoriale sui merom, alla stregua di una sostituzione per altivec.