Discussione seria sulle pipeline!

[ev8]

Originariamente inviato da Betha23
[b]

Ed ecco spiegato il motivo per cui il P4 ha frequenze maggiori con prestazioni minori (a pari frequenza).

Sinceramente non trovo il motivo per cui la criticate tanto?

Io non critico tanto
Cmq, come accennava riaw, tieni conto che nello spazio occupato da un P4 ci stanno 2 core K7 in SMT



Come disse il saggio: i pentium 4 li vogliamo vedere solo nei server!!!

[Betha23]

Originariamente inviato da ev8
[b]
Io non critico tanto
Cmq, come accennava riaw, tieni conto che nello spazio occupato da un P4 ci stanno 2 core K7 in SMT



Come disse il saggio: i pentium 4 li vogliamo vedere solo nei server!!!

Si in effetti non capisco perchè il core del P4 sia cosi grande??

[ev8]

Originariamente inviato da Betha23
[b]

Si in effetti non capisco perchè il core del P4 sia cosi grande??

Perchè la pipeline è spropositatamente lunga,è fatta male ed ha bisogno di circuiti aggiuntivi per il predecode(anche se su quest'ultimo punto sono daccordo con intel perchè permette di consumare meno W ).

[alexmaz]

ev8 ma tu da dove trai informazioni così approfondite sui vari processori?

[ev8]

Originariamente inviato da alexmaz
[b]ev8 ma tu da dove trai informazioni così approfondite sui vari processori?

[ev8]

Cmq le basi le puoi trovare anche nelle presentazioni o nei papers o nei patent dei produttori.
Es. quest'ultimo ISSCC è molto interessante:
ftp://download.intel.com/pressroom/temp/isscc.pdf

[Terron]

riaw potresti spiegarti meglio che non ho capito??


ciao ciao

p.s. Concorco pienamente per i €(lol)

[Freeze]

Originariamente inviato da Betha23
[b]

La pipeline è la vera e proprio catena di montaggio dove viene eseguita un istruzione.

Potresti spiegarti meglio?

Cmq...grazie riaw...nonstante la lunghezza del tuo post sei stato davvero di grande utilità
la prossima volta puoi scrivere meno sinteticamente?

[checo]

sono 2 strategie diverse, ma che in sostanza si equvalgono

tipico esempio automobilistico.

il p4 è una formula uno che per compiere un tragitto si deve fermare più volte a far benzina(svuotamento pipe)

l'athlon è un porsce, che pura andando più lentamente compie lo stesso tragitto nello stesso tempo poichè non deve fermarsi.

con il salire in velocità però la f1 consuma tanta benza uguale, e quindi si ferma lo stesso numero di volte, ma il tempo diminuisce.

questo per dire che più sale in frequenza più il p4 è efficente.


bisogna vedere a che frq si raggiunge una buona efficenza.

dal 1500 al 2000 è migliorato molto , ma non abbastanza

[ev8]

Originariamente inviato da checo
[b]sono 2 strategie diverse, ma che in sostanza si equvalgono

tipico esempio automobilistico.

il p4 è una formula uno che per compiere un tragitto si deve fermare più volte a far benzina(svuotamento pipe)

l'athlon è un porsce, che pura andando più lentamente compie lo stesso tragitto nello stesso tempo poichè non deve fermarsi.

con il salire in velocità però la f1 consuma tanta benza uguale, e quindi si ferma lo stesso numero di volte, ma il tempo diminuisce.

questo per dire che più sale in frequenza più il p4 è efficente.

Non ho capito il tuo ragionamento...
Cmq se il p4 scala meglio del K7 è perchè ha un FSB superiore, e quindi, con l'aumentare della frequenza, tende ad utilizzarlo meglio.


[b]

bisogna vedere a che frq si raggiunge una buona efficenza.

dal 1500 al 2000 è migliorato molto , ma non abbastanza

[checo]

Originariamente inviato da ev8
[b]
Non ho capito il tuo ragionamento...
Cmq se il p4 scala meglio del K7 è perchè ha un FSB superiore, e quindi, con l'aumentare della frequenza, tende ad utilizzarlo meglio.


[b]

mi pareva semplice il ragionamento.

il p4, va più veolce, ma si ferma spesso e svuotare la pipe.

il k7 va meno veloce, ma si ferma mooolto meno.

[ev8]

Originariamente inviato da checo
[b]

mi pareva semplice il ragionamento.

il p4, va più veolce, ma si ferma spesso e svuotare la pipe.

il k7 va meno veloce, ma si ferma mooolto meno.

Ops avevo confuso con un'altra roba...
Cmq, se vogliamo essere pignoli, il p4 si ferma meno spesso del K7, è solo che per fare il pieno ci mette il doppio del tempo!

[checo]

Originariamente inviato da ev8
[b]
Ops avevo confuso con un'altra roba...
Cmq, se vogliamo essere pignoli, il p4 si ferma meno spesso del K7, è solo che per fare il pieno ci mette il doppio del tempo!

vabbè oltre a fare benzina si beve anche na birretta.

poi si potrebbe dire che se tira troppo si scalda e deve andare a 100kmh per un po.

solo che è difficilissimo che succeda.

[Tedturb0]

ma da quanto mi risulta le pipline non sono una o due , bensì 4 o 6 (non mi ricordo)
e gli stadi se non sbaglio erano 22

io mipare di aver letto che il massimo di prestazioni si ottiene con 8-10 stadi.
quindi o Intel ha creato dei compilatori Straultraottimizzati, oppure per gestire codice per un chip a 20+ stadi e superscalare a 4-6 pipeline ha integrato la palla di vetro dentro il chip

volevo chiedere: ero rimasto ai MIPS che erano i CHIP piu performanti (insieme ai DEC Alpha etc etc)
ma l'R10000 a 400 (mi pare) mhz viene considerato ormai roba da museo

Attualmente MIPS che chip produce? e dove vengono montati?

[ev8]

Originariamente inviato da Tedturb0
[b]ma da quanto mi risulta le pipline non sono una o due , bensì 4 o 6 (non mi ricordo)

Teoricamente, il maggior numero di pipeline parallele si ottiene nella fase di esecuzione. più precisamente:Memory Store,Memory Load,ALU 1 Double speed,Integer Operation Normal speed,FP Execute,FP Move,ALU 0 Double speed, quindi sono 7.

e gli stadi se non sbaglio erano 22

Quello è molto variabile.

io mipare di aver letto che il massimo di prestazioni si ottiene con 8-10 stadi.

Si ma è molto indicativo.

[i]quindi o Intel ha creato dei compilatori Straultraottimizzati, oppure per gestire codice per un chip a 20+ stadi e superscalare a 4-6 pipeline ha integrato la palla di vetro dentro il chip

volevo chiedere: ero rimasto ai MIPS che erano i CHIP piu performanti (insieme ai DEC Alpha etc etc)
ma l'R10000 a 400 (mi pare) mhz viene considerato ormai roba da museo

Attualmente MIPS che chip produce? e dove vengono montati?

Adesso non ho tempo per quest'ultima domanda! stò uscendo!!!!!!!

[Jashugan]

Per chi chiedeva cos'era una (o un) pipeline: è un metodo che consiste nel suddividere una istruzione in tante parti quante sono gli stadi. In questa maniera ogni parte del processore può eseguire in parallelo alcune operazioni, riducendo di molto il tempo di esecuzione. Non so se il disegno che mostrerò sarà chiaro, ma lo spero:

a b c d
1
2 1
3 2 1
4 3 2 1
5 4 3 2
6 5 4 3

a,b,c,d sono gli stadi, i numeri indicano l'istruzione in ordine temporale crescente.
Stando a vedere il disegno, parrebbe che aumentando il pipeline si migliora l'efficienza. Questo è vero a meno di Data Hazard o di Data Miss.

Mi spiego meglio: supponiamo che le 4 fasi a,b,c,d rappresentino fetching, decoding, executing e storing.
Supponiamo che l'istruzione 2 abbia bisoogno di dati in memoria per effettuare i suoi conti: ecco allora che siamo in questa situazione:
a b c d
1
2 1
3 2 1
1
4 3 2

E si perde uno stadio, oltre a causare un buco nella pipeline (il mio disegno non è chiaro purtroppo).

Peggio si ha quando avviene il Data miss: in caso di branching (se... allora vai a....), il processore deve fare una scelta: avviene il caso A oppure non avviene? Se indovina la pipeline è perfetta. Ma se non indovina, la pipeline deve essere svuotata! Ed è qua il grossissimo pericolo delle pipe lunghe.


Per quanto riguarda K7: pipeline ALu a 10 stadi e FPU a 15. Ora vado, devo fare un dolce!!!!!

[ev8]

Originariamente inviato da Tedturb0
[b]...
volevo chiedere: ero rimasto ai MIPS che erano i CHIP piu performanti (insieme ai DEC Alpha etc etc)
ma l'R10000 a 400 (mi pare) mhz viene considerato ormai roba da museo

Attualmente MIPS che chip produce? e dove vengono montati?

Il mips più veloce che c'è in giro adesso è l'R14000 che và a 500MHz( ), ma nella sostanza è simile all'R10000 da te indicato.
Non è un gran chè veloce, ma, come dico spesso, la potenza di calcolo non è tutto. I server della SGI utilizzano sistemi di intercomunicazione tra le cpu di primordine e questo li rende molto scalabili (dagli 8-16p in sù).
Il mips ha altri vantaggi che lo rendono comodo da integrare in più ampi sistemi di calcolo(es. le latenze basse,i comandi facili da usare, ecc..), un esempio su tutti è l'EE (PS2)... questo non è cmq l'argomento della disciscussione...
Se vuoi farti un'idea delle prestazioni, c'è il DB della spec
http://www.spec.org/osg/cpu2000/results/
oppure quello semplificato di Ace, che però è stato ignorato in una mia discussione precedente , quindi non ve lo metto

[Tedturb0]

ma leggevo mi pare almeno sul sito della mips che c'erano degli UltraMIPS o qualcosa di simile:
forse in quei modelli è cambiata la strategia di progettazione?

[Tedturb0]

no adesso fanno MIPS32 e MIPS64 e li classificano con i k...
non so cosa sia, ma credo che siano un bel po avanti rispetto agli R2/3000 based

[ev8]

Originariamente inviato da Tedturb0
[b]ma leggevo mi pare almeno sul sito della mips che c'erano degli UltraMIPS o qualcosa di simile:
forse in quei modelli è cambiata la strategia di progettazione?

Francamente non ricordo i nomi ufficiali dei progetti,da quello che ho visto io cmq si parla si on chip SMP.
Tieni presente che cmq tutti i produttori hanno dei progetti,a breve e/o a lungo termine e questi possono essere più o meno pubblicizzati.