[Thread Ufficiale] Aspettando ZEN

[bjt2]

Aspettavo un thread su Zen per ripalesarmi...
Ero in crisi di astinenza da notizie...
Il thread più completo su Zen che ho trovato fin'ora è questo: http://semiaccurate.com/forums/showt...=8654&page=206

Ma sono 206 pagine...

[george_p]

Originariamente inviato da bjt2

Aspettavo un thread su Zen per ripalesarmi...
Ero in crisi di astinenza da notizie...
Il thread più completo su Zen che ho trovato fin'ora è questo: http://semiaccurate.com/forums/showt...=8654&page=206

Ma sono 206 pagine...

Riguardo le cache e nuovi brevetti amd:
http://www.bitsandchips.it/9-hardwar...orare-la-cache

[bjt2]

Originariamente inviato da george_p

Riguardo le cache e nuovi brevetti amd:
http://www.bitsandchips.it/9-hardwar...orare-la-cache

Sono tutte migliorie che sono indipendenti dall'inclusività della cache, ma sono molto interessanti se poi saranno implementate in Zen...

[george_p]

Originariamente inviato da bjt2

Sono tutte migliorie che sono indipendenti dall'inclusività della cache, ma sono molto interessanti se poi saranno implementate in Zen...

Ma se non erro amd ha deciso di optare anche lei alla fine per la cache inclusiva, no?

I più queste migliorie saranno valore aggiunto.

[Free Gordon]

W bjt2!!

[Mister D]

Originariamente inviato da bjt2

Visto solo ora il thread...

Iscritto...

cut...

Ben tornato bjt2!!!!
Non vedevo l'ora di rileggere uno dei tuo post molto tecnici. Se posso chiedere, scrivi ancora articoli su extremehardware? Se no, potresti pensare di farlo solo per Zen ?

PS: con la tua previsione di un aumento medio del 50% del smt amd dovrei rivedere i miei calcoli xD

[Mister D]

Confronto tra PD, XV e ZEN core a parità di frequenza (no turbo). -REV1 per osservazioni bjt2-

Valori di riferimento cb r15 Fx8350 ST 100 (4,2 GHz turbo) e MT 640 (4 GHz)
ST a 4 GHz di PD: 95
MT modulo PD: 95+95*0,80 = 171
Aumento percentuale da PD a XV: *1,29
Aumento percentuale dichiarato da amd tra xv e core zen: *1,4
Fattore correttivo scaling non lineare in cb r15: 640/(171*4)= 0,935->*0,94
Aumento percentuale medio del SMT: *1,5

Caso 1
Il più verosimile perché applico l'aumento dichirato da amd alle prestazioni in cb r15 di un core XV e poi ricavo il valore MT applicando l'aumento percentuale del SMT del 50% al core XV.
Prima di tutto ricavo da 95*1,29=123 il valore di un core XV, poi il modulo XV 171*1,29=221 e infine core zen 1th 123*1,4=172 e il core zen 2th 172*1,50=258.
Gli altri valori verranno ricavati moltiplicando per il numero di core (moduli per PD e XV) e per il fattore correttivo.

------ST (1th)---MT (2th)---MT (8th)---MT (16th)
PD------95---------171--------640--------1280*
XV------123--------221--------830*------1660*
Zen-----172--------258--------970-------1940

Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 172 e MT 2th 258 ma in MT 16th avrebbe 1940*3,2/4= 1552 punti. Questo valore mi pare verosimile con un buon lavora di amd senza miracoli.

Caso 2
Il più aggressivo perché applico l'aumento dichirato da amd alle prestazioni in cb r15 di un modulo XV senza applicare il SMT che è così già incluso (1,4=1,15 IPC * 1,2 SMT medio) e poi ricavo inversamente il valore ST andando a dividere la parte di SMT.
Prima di tutto ricavo da 95*1,29=123 il valore di un core xv, poi il modulo xv 171*1,29=221 e infine core zen 2th 221*1,4=309 e il core zen 1th 309/1,20=258. Gli altri valori verranno ricavati moltiplicando per il numero di core (moduli per PD e XV) e per il fattore correttivo.

------ST (1th)---MT (2th)---MT (8th)---MT (16th)
PD------95---------171---------640--------1280*
XV-----123--------221---------830*-------1660*
Zen----258--------309--------1162--------2324

Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 258 e MT 2th 309 ma in MT 16th avrebbe 2324*3,2/4= 1859 punti. Questo valore mi pare meno probabile perché amd (Keller) avrebbe dovuto fare un vero miracolo (ci possiamo sperare ma attenzione a rimaner delusi).

Nota: i valori con gli asterischi corrispondono a cpu mai nate (PD con 8 moduli e XV con 4/8 moduli)

@tuttodigitale: se vuoi rifare i grafici puoi utilizzare questi valori aggiornati

EDIT: Lo so è un metodo un po' rozzo ma almeno sembrano delle tabelle LOL

[bjt2]

Originariamente inviato da george_p

Ma se non erro amd ha deciso di optare anche lei alla fine per la cache inclusiva, no?

I più queste migliorie saranno valore aggiunto.

Si!

Originariamente inviato da Mister D

Ben tornato bjt2!!!!
Non vedevo l'ora di rileggere uno dei tuo post molto tecnici. Se posso chiedere, scrivi ancora articoli su extremehardware? Se no, potresti pensare di farlo solo per Zen ?

PS: con la tua previsione di un aumento medio del 50% del smt amd dovrei rivedere i miei calcoli xD

Con mio grande rammarico non ho il tempo di scrivere per loro e mi dispiace tantissimo, non credo di poterlo fare neanche per Zen...
Il lavoro mi prende molto... Ho anche imparato a programmare le GPU...

[george_p]

Originariamente inviato da bjt2

Si!



Con mio grande rammarico non ho il tempo di scrivere per loro e mi dispiace tantissimo, non credo di poterlo fare neanche per Zen...
Il lavoro mi prende molto... Ho anche imparato a programmare le GPU...

A noi basta che posti qua, sei il nostro dresdenboy italiano

[bjt2]

Comunque anche il caso ideale per cui il +40% di IPC si riferisca a 1 thread vs 1 thread, in ST non credo si raggiunga INTEL, ma forse in MT si, visto che l'efficienza dell'MT dovrebbe essere superiore...

Ma poi, visto il numero di porte di esecuzione, chi vi dice che l'SMT di ZEN sarà solo a 2 vie? Non è scritto da nessuna parte che è a 2 vie...

Il Power 8 è un SMT a 8 vie su 16 pipelines... Con 10 pipelines si potrebbe anche pensare a 4 thread...

La mia è una provocazione, magari l'SMT4 se lo terranno per Zen+ o non lo vedremo mai, ma teoricamente è possibile...

[bjt2]

Originariamente inviato da gridracedriver

Tuttodigitale lo escludeva sia per via delle porte comunque limitate che del decoders 4-wide (come haswell), anche se il tipo del Cern nell'ultima conferenza ha indicato che Zen sarà 6-wide decoders (come skylake)

Il Power 8, per un SMT 8 è dato a ten issue e eight dispatch on 16 pipes. Dimezza tutto e per 4 thread, per avere la stessa efficienza di un POWER 8 (che è un MOSTRO, ricordiamolo), devi avere 5 issue (se non mi sbaglio sarebbe quello prodotto dai decoders), 4 dispatch e 8 pipes. Zen avrà 4 (o 6, se quello che dice il tipo del CERN è vero ) issue, 4 dispatch e 10 pipes... Credo che si possa fare... Ma la mia era una provocazione... Un SMT4 può essere utile nell'HPC, ma nel desktop, visto che i core saranno già 8, penso di no... Anche se io li vorrei 4 thread per core...

[Mister D]

Originariamente inviato da gridracedriver

1.29* tra PD e XV come salta fuori?
esempio in CB 11.5 XV senza L3 con L2 da 512kb (2x1 MB a modulo, l'Athlon 845) fa +12% in ST e +21% in MT, in CB 15 XV fa sempre +11% in ST ma -20% in MT
ok non considerate superpippo, ma li il guadagno ST è nell'ordine del +40~60% circa:

"Superpi 32M is much smoother than everything from AMD. At 3.8 GHz single channel in 13m 6s. Wow, for this you need FX Vishera with dualchannel and some light tweaks at 5300 MHz or Kaveri at 4900 MHz!"
5.3/3.8= +40% di IPC in SuperPI con 32M rispetto a Piledriver_Vishera in single channel
in dual channel invece
"in 32M run 27s quicker than before! And result? Wow...As 5 GHz hard tweaked Kaveri or as 6 GHz FX Vishera Lol, its my personal record at AMD AIR :-D"
6/3.8=+58% di IPC in SuperPI con 1M dual channel

ma nel secondo caso non dovresti fare 309/1.5=206 per il ST?
cioè ho capito che calcoli il +40% sull'intero modulo, ma se consideriamo il +50% di SMT di bjt2 l'ST diventa quindi 206 e non 258

giusto?

Ciao,
il 1,29 deriva da un calcolo di tuttodigitale e l'ho preso per buono. Alla fine circa il +29% tra pd e xv non è poi così lontano visto che c'è di mezzo pure steamroller. Cmq quei valori del 845 non mi convincono poi così tanto anche se già si vede che carizzo è un passo avanti.
Nel secondo caso ci avevo pensato di fare come dici te ma non è coerente con l'interpretazione che ho dato io (molto estrema). Se dico che l'aumento del 40% si riferisce ad un modulo XV vs un core+smt zen viene da se che 1,40 non può essere dato da =x*1,50 perché verrebbe che l'IPC (la x) è pure sceso. In questo caso si ipotizza semplicemente che quel 40% è dato da un +15% e +20%. Da quello ricavo inversamente il valore di 1core/1th zen.
Ho modificato solo il prima caso che effettivamente, con l'osservazione di bjt2, si avvicina all'interpretazione più estrema del secondo caso

[Mister D]

Originariamente inviato da bjt2

Si!



Con mio grande rammarico non ho il tempo di scrivere per loro e mi dispiace tantissimo, non credo di poterlo fare neanche per Zen...
Il lavoro mi prende molto... Ho anche imparato a programmare le GPU...

"Grande Giove!!" Cit.
Dai, ci accontenteremo delle tue riflessioni/spiegazioni/illuminazioni in questo trhead

[Mister D]

Originariamente inviato da bjt2

Il Power 8, per un SMT 8 è dato a ten issue e eight dispatch on 16 pipes. Dimezza tutto e per 4 thread, per avere la stessa efficienza di un POWER 8 (che è un MOSTRO, ricordiamolo), devi avere 5 issue (se non mi sbaglio sarebbe quello prodotto dai decoders), 4 dispatch e 8 pipes. Zen avrà 4 (o 6, se quello che dice il tipo del CERN è vero ) issue, 4 dispatch e 10 pipes... Credo che si possa fare... Ma la mia era una provocazione... Un SMT4 può essere utile nell'HPC, ma nel desktop, visto che i core saranno già 8, penso di no... Anche se io li vorrei 4 thread per core...

Concordo con te che si potrebbe fare fin da subito (se fosse 6 vie) ma penso che si siano tenuti questa possibilità per Zen+. Da keller c'è da aspettarselo. Invece potrebbe essere che già su k12 (architettura arm by amd) siano già a SMT4 o anche 8

[Grizlod®]

Originariamente inviato da bjt2

Con mio grande rammarico non ho il tempo di scrivere per loro e mi dispiace tantissimo, non credo di poterlo fare neanche per Zen...
Il lavoro mi prende molto... Ho anche imparato a programmare le GPU...

Bentornato!
Immagino che gli esami per cui avevi lasciato il forum siano andati bene (notando pure la firma)

[bjt2]

Originariamente inviato da Mister D

"Grande Giove!!" Cit.
Dai, ci accontenteremo delle tue riflessioni/spiegazioni/illuminazioni in questo trhead

Mi sono appassionato anche alle architetture delle GPU... Abbiamo scritto vari paper dove analizziamo varie soluzioni implementative per sfruttare al massimo la GPU... Ho anche analizzato l'assembly... Ma il nostro algoritmo è abbastanza semplice e siamo limitati dalla banda della cache L1...

Originariamente inviato da Grizlod®

Bentornato!
Immagino che gli esami per cui avevi lasciato il forum siano andati bene (notando pure la firma)

[Free Gordon]

Originariamente inviato da bjt2

Mi sono appassionato anche alle architetture delle GPU... Abbiamo scritto vari paper dove analizziamo varie soluzioni implementative per sfruttare al massimo la GPU... Ho anche analizzato l'assembly... Ma il nostro algoritmo è abbastanza semplice e siamo limitati dalla banda della cache L1...

AMD o Nvidia?

[bjt2]

Originariamente inviato da Free Gordon

AMD o Nvidia?

CUDA, purtroppo... Il framework è facilissimo da usare... Invece con OpenCL ti dovevi preoccupare tu di caricare il codice, compilarlo ecc... Invece ncc è un pre-processore che fa tutto lui e poi chiama il compilatore... Abbiamo una macchina con 2 GTX 690 e ho scritto una dll multithread e multi GPU da usare con Matlab...

[Free Gordon]

E' ora che AMD di svegli ad immettere sul mercato un framework tipo CUDA per sfruttare appieno le capacità delle APU presenti e future...e delle gpu di prossima gen che presumo saranno in grado di accedere alla memoria di sistema autonomamente..

[tuttodigitale]

Originariamente inviato da bjt2

Iscritto...

Originariamente inviato da bjt2

Ho dato una lettura veloce e espongo di seguito le mie considerazioni... Scusatemi se sono già state fatte e me le sono perse...

Scuse accettate

Originariamente inviato da bjt2

Clock vs clock ZEN può fare 4ALU+2AGU+4FPU, mentre INTEL 4 tra ALU e FPU+2AGU, per limiti di porte.

In Haswell/skylake ci sono 4 alu+ 3 AGU, una delle quali è specializzata nello store. Questo potrebbe essere un vantaggio per Intel.

Originariamente inviato da bjt2

Terzo vantaggio AMD: INTEL può decodificare in burst di 4-1-1-1. Fuori da questo schema le cose si rallentano molto. Invece AMD può decodificare con 1-1-1-1, 2-2, 2-1-1, 1-1-2, 4.

Con skylake, Intel ha modificato il front-end, che ora è in grado di sparare fino a 6micro/ops, I decoder sono: 1 di tipo Complex e 4 Simple.

Devo riempirti di domande. Uomo avvisato