[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[aldooo]

Originariamente inviato da Athlon 64 3000+

Sull'abbandono della fascia alta non è detto che avvenga anche se le slide non mettono niente dopo Vishera.

Magari una nuova architettura... AMD "BOMBA"

[carlottoIIx6]

Originariamente inviato da aldooo

Magari una nuova architettura... AMD "BOMBA"

amd ha detto che piledrive aumentera le prestazioni x86 del 10%.
giannni ha detto che il dato è da intenderlo complessivamente tra frequenza e ipc.
ma io mi chiedo che centra la frequenza con una istruzione x86, ovvero la vecità con cui un'istruzione è eseguita con l'istruzione stessa?
quindi il dato è da intendersi indipendentemente dalla frequenza e quindi riguarda l'ipc. naturalmente potrei sbagliarmi, ma ditemi che elementi avete per dirlo che non sia, io penso diversamente.

per quel che riguarda la nuova architettura bomba, potrebbe essere, ma per me nasce da un fattore emotivo degli utenti, che emotivamente hanno bollato l'architettura BD e che quindi voglio il nuovo giocattolo.
per me è chiaro che amd punta all'integrazione, per esempio il fatto che l'unità FP sia condivisa, può indicare che sarà integrata dal calcolo gpu.
e così via, e man mano che i codici saranno aggiornati, più che scomparire BD entrerà in un potreggetto più ampio chiamato apu, che sarà grazie all'integrazione, capace di dare di più di una classica cpu, anche super potente.
per me la difficoltà dell'accettare ciò è dettata dalla difficoltà che hanno le persone ad accettare i cambiamenti.

[carlottoIIx6]

Originariamente inviato da Athlon 64 3000+

Sull'abbandono della fascia alta non è detto che avvenga anche se le slide non mettono niente dopo Vishera.
Riguardo il discorso dei moduli aggiuntivi e incremento di IPC te lo ho criticato perchè mi è sembrato campato in aria.
Riassumendo inoltre il mio discorso sulla situazione in generale dico che Zambezi non è difendibile visto che per me è stato un fiasco,ma a mia volta non condivido le eccessive critiche in seguito alla pubblicazione da parte di AMd della sue Roadmap.

potrebbe anche essere campato in aria, ma di solito si abbandona un proggetto perchè non produttivo (le aziende ragionano così).
ci sono diversi scenari perchè si faccia ciò,

uno è che non è sostenibile dal tpd
l'altro che lo stessa cosa può essere otenuta con meno spesa (quinsi con meno moduli)
l'altro ancora, cosa che escludo, perchè l'acquirente non sarebbe interessato, visto che in numero di core attira.

naturalmene potrebbe benissimo non essere stato accantonato e solamente non citato.

in questo clima di ipotesi, semplicemnte non gredo alla storia del TPD, perchè per fare trinity a 17w, il problema del consumo deve essere stato affrontato in qualche modo. quindi scommetto su un aumento del ipc del 10% indicativo e su un aumento delle frequenze.
su questa scommessa, interpreto semplicemente, la possibile (come no, in un secondo tempo potrebbe tornare) cancellazione del 5 moduli, come un segno sulle potenzialità della nuova evoluzione di BD.
mia idea, nulla più.

[shellx]

Originariamente inviato da carlottoIIx6

non capisco le vostre diciamo interpretazioni di ciò che ho detto.
quello che volevo dire che basta il 12,5 maggiore di ipc per core per avere la stessa potenza di calcolo di di due core in più.
però un errore di calcolo l'ho fatto, per avere un mudulo bisogna incrementare l'ipc per core del 25% (mi ero dimenticato che un modulo era due core ).

faccio i conti sempicemente
(1 + 1)+(1 + 1)+(1 + 1)+(1 + 1)+(1 + 1)=10
(1,25 + 1,25)+(1,25 + 1,25)+(1,25 + 1,25)+(1,25 + 1,25)=10

le parentisi sono i moduli
l'ipc è scalato al valore 1 non è quindi quello reale bisogna rpecisarlo con voi.
quindi 5 parentesi (= 5 moduli) a ipc per core 1 sono uguali a 4 parentesi a ipc 1,25.

riscalando le mi considerazioni, penso quindi che un 5 core di vecchi bulldozer non possa essere raggiunto da un 4 core piledriver solo con l'ipc, ma anche da un aumento di frequenza cospiquo.
comunque resta la mia impresisone e cioè che il 5 mudulo sia stato cancellato perchè quel risultato è alla portata degli FX che devono uscire.

io non ho fatto analisi di architetture (non ne sarei capace), ho espresso solo una impressione. e cioè che il 5 moduli è stato cancellato non perchè il tpd sarebbe eccessivo, ma magari perchè un incrento di potenza (tra ipc e frequenza) del 25% (ma anche meno) non rendono più necessario la sua costruzione.

No no ma analisi architettura a parte.
Il tuo problema è a livello float e matematico.
Tu mi sposti la virgola nei decimali come se fosse un palo di bandiera e la metti dove vuoi come se il risultato fosse sempre lo stesso.
Prima 12,5 poi l'ho trasformi in 1,25 (tanto è lo stesso valore vero ?)
Poi mi dici che l'aumento è complessivo 12,5 a core poi 1,25 a core ,poi 25% a modulo...
Allora se è 1,25 a core (che poi sichiama cluster) allora dovrebbe essere 2,50 a modulo con la mia matematica.
Cavolo hai fatto un casino.
Ma allora sta virgoletta dove la mettimamo dopo la prima o dopo la secondà unità ?

Secondo me manco tu sai cio che dici e spari a go a go solo per difendere qualcosa.
Ma almeno se vuoi farlo fagli meritare un buon avvocato.

[shellx]

Originariamente inviato da carlottoIIx6

amd ha detto che piledrive aumentera le prestazioni x86 del 10%.
giannni ha detto che il dato è da intenderlo complessivamente tra frequenza e ipc.
ma io mi chiedo che centra la frequenza con una istruzione x86, ovvero la vecità con cui un'istruzione è eseguita con l'istruzione stessa?
quindi il dato è da intendersi indipendentemente dalla frequenza e quindi riguarda l'ipc. naturalmente potrei sbagliarmi, ma ditemi che elementi avete per dirlo che non sia, io penso diversamente.

Non centra niente ne frequenza e ne ipc, amd no ha specificato un elemento, amd quando parla di percentuale di aumento lo dice per intendersi complessivo. Lascia perdere i dettagli degli elementi che aumentano.
Altrimenti avrebbe dovuto dire: 10% di ipc, 10% di frequenza 10% di bircarbonato, 10% di sodio, 10% di mozzarelle e un 10% lo regalo ai fanboy
Invece ha detto 10% di incremento STOP !
INCREMENTO= potenza (lascia perdere data da cosa), potenza complessiva.

per quel che riguarda la nuova architettura bomba, potrebbe essere, ma per me nasce da un fattore emotivo degli utenti, che emotivamente hanno bollato l'architettura BD e che quindi voglio il nuovo giocattolo.

No no grazie, se il nuovo è come il vecchio mi compro un pallottoliere e vado piu veloce

per me è chiaro che amd punta all'integrazione, per esempio il fatto che l'unità FP sia condivisa, può indicare che sarà integrata dal calcolo gpu.
e così via, e man mano che i codici saranno aggiornati, più che scomparire BD entrerà in un potreggetto più ampio chiamato apu, che sarà grazie all'integrazione, capace di dare di più di una classica cpu, anche super potente.
per me la difficoltà dell'accettare ciò è dettata dalla difficoltà che hanno le persone ad accettare i cambiamenti.

Ma di che codici parli ? Non mi dire che parli dei codici di programmazione ?
Quelli saranno aggiornati indipendentemente da amd, tu pensi che le software house del mondo guardano amd e basta ?
Per me un apu super potente e con prestazioni superiori a un BD attuale degno da fascia ALTA, mi starebbe BENISSIMOOOO.
Ma un apu dalla fascia mainstream media bassa come sono adesso le apu non me ne faccio niente. Io non apro word e navigo su facebook. Anzi non mi sono nemmeno mai iscritto sul quel coso.

uno è che non è sostenibile dal tpd
l'altro che lo stessa cosa può essere otenuta con meno spesa (quinsi con meno moduli)
l'altro ancora, cosa che escludo, perchè l'acquirente non sarebbe interessato, visto che in numero di core attira.

-piu che tdp massimo amd ha problemi di consumi con i BD su questo cessoso pp, anche se mette un tdp di 10w
-meno moduli ? Non è il caso di BD, gia arranca sudando con 4, la apu con due è un cesso per usi MT intesivi intendo
-il numero dei core attira te e/o i medio utenti, no me, a me attira altro su un processore, la potenza non si ottiene solo con la quantita dei core

naturalmene potrebbe benissimo non essere stato accantonato e solamente non citato.

questo è probabile

[Randa71]

Originariamente inviato da carlottoIIx6

amd ha detto che piledrive aumentera le prestazioni x86 del 10%.
giannni ha detto che il dato è da intenderlo complessivamente tra frequenza e ipc.
ma io mi chiedo che centra la frequenza con una istruzione x86, ovvero la vecità con cui un'istruzione è eseguita con l'istruzione stessa?
quindi il dato è da intendersi indipendentemente dalla frequenza e quindi riguarda l'ipc. naturalmente potrei sbagliarmi, ma ditemi che elementi avete per dirlo che non sia, io penso diversamente.
.

No. non confondere PRESTAZIONI (IPS - instructions per second) con IPC (instructions per cycle).
Le prestazioni di una CPU sono date da= IPC e MHZ (clock). Punto
Se un 2600k lo mandi a 500MHZ vedrai che le prestazioni saranno molto inferiori a quelle di quando è a 3400MHZ a prescindere dall'IPC che ha. Sei d'accordo?
Io mandando BD a 4.2 GHZ su tutti i C.U. (compute unit) ho aumentato le prestazioni del 15% in MT rispetto alla freq def, ma non ho toccato IPC, quindi quello che tu dici è palesemente sbagliato....
Ha ragione Gianni quando dice che se AMD dice che PD avrà il 10% in +, PRESUMIBILMENTE, il miglioramento sarà la somma tra IPC e clock.
Potrebbe essere anche solo IPC, ma potrebbe anche essere solo clock..non è detto che non percorrino anche la strada dell'innalzamento del clock...e soprattutto UNA NON ESCLUDE L'ALTRA, ANZI
Non è matematico che avere 10% in + di PRESTAZIONI GLOBALI sia fatto solo migliorando le unità interne...lo puoi fare anche alzando il clock (vedi il mio esempio)....perchè i transistor aprendosi e chiudendosi + velocemente hanno un output di istruzioni + elevato (la corrente/i segnali escono dalla CPU + velocemente).
quindi il clock c'entra eccome nell'ouput finale delle prestazioni.

'The performance or speed of a processor depends on the clock rate (generally given in multiples of hertz) and the instructions per clock (IPC), which together are the factors for the instructions per second (IPS) that the CPU can perform'
da wikipedia se non ti fidi
http://en.wikipedia.org/wiki/Central_processing_unit

Questa è l'abc dell'inforNatica....

[Randa71]

Originariamente inviato da carlottoIIx6

....per me è chiaro che amd punta all'integrazione, per esempio il fatto che l'unità FP sia condivisa, può indicare che sarà integrata dal calcolo gpu.
e così via, e man mano che i codici saranno aggiornati, più che scomparire BD entrerà in un potreggetto più ampio chiamato apu, che sarà grazie all'integrazione, capace di dare di più di una classica cpu, anche super potente.
per me la difficoltà dell'accettare ciò è dettata dalla difficoltà che hanno le persone ad accettare i cambiamenti.

la difficoltà è ben un'altra cioè: le FPU x87 sono fatte per eseguire determinate istruzioni in virgola mobile (quelle dell'ISA x87/SSE/AVX etc etc)...e di conseguenza sono 'disegnate' per quelle istruzioni. Le FPU delle schede video sono differenti molto differenti dall'ISA X87 e dalle varie SSE/AVX in tutte le loro versioni....perchè se fosse come dici, stai un attimo a integrare FPU di BD e mettergli i moduli FPU delle schede video.... ma questo non è ancora successo. perchè? perchè, per me , una delle più grosse difficoltà che avranno sarà quella di far eseguire le ISA x87/SSE/AVX sulle FPU delle GPU....perchè a livello hardware una GPU è profondamente diversa da una FPU x87....
Il discorso fusion sta proprio nel cercare un punto di incontro tra questi due mondi....e sono curioso di capire come faranno.....spero solo che non ci piazzino uno strato software che traduca ISA x87 in istruzioni direttamente eseguibili dalla FPU della GPU, con il rischio di un calo di performance....Una delle soluzioni l'ha adottata Sony con la cpu cell: la parte powerpc general purpose è ridicola come prestazioni, ma serve solo ad alimentare i 7 SPE (Synergistic Processing Elements) che sono i veri 'tritacarne' della CPU..i quali SPE sono ciò che c'è di più simile alle unità delle GPU...secondo me mireranno a fare qualcosa di concettualmente simile...

[ra-mta]

ma secondo voiè affidabile quel 10% detto da amd?
Io spero vivamente di no, pd se dovesse andare il 10%in più di bd, conservandone i consumi sarebbe ancora più deludente visto quello che offre intel...E ovviamente evitiamo commenti del tipo "ivy b. non sappiamo quanto consumerà, il costo e via dicendo"...penso sia scontato che consumerà meno di sb e sappiamo già che la fascia è la stessa.
Se dovesse essere così pd sarà troppo poco competitivo, a parte chi come carlotto non ha interesse al rapporto performance\watt e non ha neanche bisogno di parecchia potenza in mt e in st
Naa, non voglio crederci

[shellx]

Originariamente inviato da Randa71

la difficoltà è ben un'altra cioè: le FPU x87 sono fatte per eseguire determinate istruzioni in virgola mobile (quelle dell'ISA x87/SSE/AVX etc etc)...e di conseguenza sono 'disegnate' per quelle istruzioni. Le FPU delle schede video sono differenti molto differenti dall'ISA X87 e dalle varie SSE/AVX in tutte le loro versioni....perchè se fosse come dici, stai un attimo a integrare FPU di BD e mettergli i moduli FPU delle schede video.... ma questo non è ancora successo. perchè? perchè, per me , una delle più grosse difficoltà che avranno sarà quella di far eseguire le ISA x87/SSE/AVX sulle FPU delle GPU....perchè a livello hardware una GPU è profondamente diversa da una FPU x87....

quoto

Il discorso fusion sta proprio nel cercare un punto di incontro tra questi due mondi....e sono curioso di capire come faranno.....spero solo che non ci piazzino uno strato software che traduca ISA x87 in istruzioni direttamente eseguibili dalla FPU della GPU, con il rischio di un calo di performance....Una delle soluzioni l'ha adottata Sony con la cpu cell: la parte powerpc general purpose è ridicola come prestazioni, ma serve solo ad alimentare i 7 SPE (Synergistic Processing Elements) che sono i veri 'tritacarne' della CPU..i quali SPE sono ciò che c'è di più simile alle unità delle GPU...secondo me mireranno a fare qualcosa di concettualmente simile...

No non credo che emuleranno via sw, praticamente sarebbe un gap dopo tutto questo sbattimento di parole con sto fusion e integrazione fisica.
Piuttosto mi domando: l'eterogenità comporterà la parte fpu della gpu integrata anche alle elaborazioni x87 che generalmente vengono elaborate dalle istruzioni sulle cpu x86, ergo tutto dentro un package è possibile.
Ma come faranno quando questo accadrà, a far rendere possibile l'identica elaborazione e condivisione x87 anche sulle schede video discrete collegate ai pci-e sulla mobo indipendenti, (quindi fuori dal package della APU) ? Tramite il controller pci-e integrato anch'esso nella APU ?

[Randa71]

Originariamente inviato da ra-mta

ma secondo voiè affidabile quel 10% detto da amd?
Io spero vivamente di no, pd se dovesse andare il 10%in più di bd, conservandone i consumi sarebbe ancora più deludente visto quello che offre intel...E ovviamente evitiamo commenti del tipo "ivy b. non sappiamo quanto consumerà, il costo e via dicendo"...penso sia scontato che consumerà meno di sb e sappiamo già che la fascia è la stessa.
Se dovesse essere così pd sarà troppo poco competitivo, a parte chi come carlotto non ha interesse al rapporto performance\watt e non ha neanche bisogno di parecchia potenza in mt e in st
Naa, non voglio crederci

se è complessivo....effettivamente....è un po' poco....anche perchè mettendo io tutti i core a 4.2 in MT ho guadagnato di + io ..circa 15%...

[aldooo]

Originariamente inviato da ra-mta

ma secondo voiè affidabile quel 10% detto da amd?
Io spero vivamente di no, pd se dovesse andare il 10%in più di bd, conservandone i consumi sarebbe ancora più deludente visto quello che offre intel...

FInalmente qualcuno che ragiona.
Io l'ho gia' scritto che il distacco tra Ivy e PD sarà maggiore di quello tra Sandy e BD.
Al solito non mi si dara' ragione finche' non escono i prodotti.
Fortunatamente AMD lo sa gia'... ed è già al lavoro su qualcosa di completamente diverso secondo me.

E vedrete che il distacco tra Ivy e Trinity sarà minore di quello tra SB e LLANO,
a livello di GPU...

[Randa71]

Originariamente inviato da shellx

quoto


No non credo che emuleranno via sw, praticamente sarebbe un gap dopo tutto questo sbattimento di parole con sto fusion e integrazione fisica.
Piuttosto mi domando l'eterogenità comporterà la parte fpu della gpu integrata anche le elaborazioni x87 che generalmente vengono elabortate dalle istruzioni sulle cpu x86, ergo tutto dentro un package è possibile.
Ma come faranno quando questo accadrà, a far rendere possibile l'identica elaborazione e condivisione x87 anche sulle schede video discrete collegate ai pci-e sulla mobo indipendenti, (quindi fuori dal package della APU) ? Tramite il controller pci-e integrato anch'esso nella APU ?

perchè condivisione? ti aspetti che il codice x86-x87 venga eseguito anch'esso oltre che nell'APU anche nella GPU discreta? ho capito bene la domanda? cioè quello che mi aspetto e penso è questo: ok la parte X86 (interi e virgola mobile) viene accelerata/eseguita dall'hw simil GPU all'interno della CPU/APU. Il resto, quindi la scheda video discreta, continuerà ad essere gestita come adesso, tramite il pci-e integrato nella APU, perchè cmq a livello di programmazione (i driver ad esempio) si continuerà a scrivere codice X86 e x87 ma che all'interno dell'APU verrà elaborato in maniera differente rispetto a prima...magari sto dicendo stupidate ma me la immagino così...mi immagino che la cosa sia trasparente per lo sviluppatore, salvo la possibilità, data dalle unità simil gpu, di creare nuove istruzioni, simil avx et similia.
Perchè far lavorare in parallelo l'APU e la GPU discreta (e se ho capito cosa intendi, la gpu la vedi come se fosse un coprocessore dell'APU o almeno gestibile come tale) è un casino in virtù delle diverse potenze in gioco. (vedi quello che capita tra A3870 che è 'accoppiabile' solo con certe schede video).il grosso problema è che se sono in 2 a fare la medesima cosa (APU e GPU discreta) ma con performance diverse poi i thread li devi sincronizzare..e alla fine o aspetta uno o aspetta l'altro in caso di diverse potenze in gioco.... però mi sa che siamo un po' OT rispetto al caro povero vecchio cesso BD

[ra-mta]

no spetta aldo, io la penso diversamente da te su una cosa
Secondo me la nuova architettura amd a moduli è concettualmente valida, solo che è stata "messa in pratica" su un prodotto che per me è uno scandalo sul piano delle prestazioni e consumi...
Sulla seconda parte condivido, ivy credo migliorerà nel comparto grafico...il vero problema è il supporto softw. nvidia è avanti sia ad amd che intel...cuda spopola purtroppo
(non che sia un problema o che io sia contrario ad nvidia, non ho preferenze di bandiera in nessun ambito informatico, solo che per gli applicativi che uso le nvidia rendono poco)

[shellx]

Originariamente inviato da Randa71

perchè condivisione? ti aspetti che il codice x86-x87 venga eseguito anch'esso oltre che nell'APU anche nella GPU discreta? ho capito bene la domanda? cioè quello che mi aspetto e penso è questo: ok la parte X86 (interi e virgola mobile) viene accelerata/eseguita dall'hw simil GPU all'interno della CPU/APU. Il resto, quindi la scheda video discreta, continuerà ad essere gestita come adesso, tramite il pci-e integrato nella APU, perchè cmq a livello di programmazione (i driver ad esempio) si continuerà a scrivere codice X86 e x87 ma che all'interno dell'APU verrà elaborato in maniera differente rispetto a prima...magari sto dicendo stupidate ma me la immagino così...mi immagino che la cosa sia trasparente per lo sviluppatore, salvo la possibilità, data dalle unità simil gpu, di creare nuove istruzioni, simil avx et similia.
Perchè far lavorare in parallelo l'APU e la GPU discreta (e se ho capito cosa intendi, la gpu la vedi come se fosse un coprocessore dell'APU o almeno gestibile come tale) è un casino in virtù delle diverse potenze in gioco. (vedi quello che capita tra A3870 che è 'accoppiabile' solo con certe schede video).il grosso problema è che se sono in 2 a fare la medesima cosa (APU e GPU discreta) ma con performance diverse poi i thread li devi sincronizzare..e alla fine o aspetta uno o aspetta l'altro in caso di diverse potenze in gioco.... però mi sa che siamo un po' OT rispetto al caro povero vecchio cesso BD

Si hai capito cosa intendo.
Beh allora praticamente la potenza da accoppiare all'apu con la vga discreta sara solo in ambiti e applicativi prettamente grafici 3d e giochi.
Per il resto dei calcoli ci pensa la apu con l'eterogenità fra cpu e gpu.
Detto in soldoni: la vga discreta quello che fa oggi l'ho farà anche domani, solo che la cpu anzichè fare i suoi calcoli da sola è piu potente grazie alla potenza di calcolo data dalla fusione della cpu+gpu (sappiamo bene che in certe elaborazioni la gpu è piu potente della cpu).
lL'obbiettivo è quello di aumentare la potenza della cpu grazie alla gpu fondendo tutto. E hanno capito che aumentare i core e la frequenza non è piu ne pratico e ne sufficiente come lo era una volta.
Ci vuole un nuovo approccio elaborativo della cpu= HSA: che si materializza dentro una APU.

Ho inquadrato correttamente la situazione, oppure ho qualche confusione ?

[Randa71]

Originariamente inviato da shellx

Si hai capito cosa intendo.
Beh allora praticamente la potenza da accoppiare all'apu con la vga discreta sara solo in ambiti e applicativi prettamente grafici 3d e giochi.
Per il resto dei calcoli ci pensa la apu con l'eterogenità fra cpu e gpu.
Detto in soldoni: la vga discreta quello che fa oggi l'ho farà anche domani, solo che la cpu anzichè fare i suoi calcoli da sola è piu potente grazie alla potenza di calcolo data dalla fusione della cpu+gpu (sappiamo bene che in certe elaborazioni la gpu è piu potente della cpu).
lL'obbiettivo è quello di aumentare la potenza della cpu grazie alla gpu fondendo tutto. E hanno capito che aumentare i core e la frequenza non è piu ne pratico e ne sufficiente come lo era una volta.
Ci vuole un nuovo approccio elaborativo della cpu= HSA: che si materializza dentro una APU.

Ho inquadrato correttamente la situazione, oppure ho qualche confusione ?

hai capito come la penso...però non so se io ho capito come la pensa AMD ..magari sono solo voli pindarici ...in poche parole l'apu eseguirà sia codice x86 che codice gpu chiamiamolo così, parallelamente, non come adesso che uno va da una parte e l'altro va dall'altra ma unificando il tutto ...le unità di esecuzione permetteranno il 'parallel workloads'... per dirla alla AMD per il 2014..anche perchè se così non fosse l'hw esiste già adesso...l'evoluzione penso che sia questa

[paolo.oliva2]

Originariamente inviato da carlottoIIx6

io non ho fatto analisi di architetture (non ne sarei capace), ho espresso solo una impressione. e cioè che il 5 moduli è stato cancellato non perchè il tpd sarebbe eccessivo, ma magari perchè un incrento di potenza (tra ipc e frequenza) del 25% (ma anche meno) non rendono più necessario la sua costruzione.
naturalmente non ho dati e non posso dire è così, e neanche non è così, e le cose che stanno dicendo tutti, addirittura che che amd sta abbandonando la fascia alta, sono impressioni anch'esse e nessuno può dire è così o non è così su ciò che dicono.
in questa fase non possiamo fare altro che raccogliere tutte le impressioni senza a priori escluderne alcuna.

Io la penso in questo modo...

Finchè AMD/GF non riescono ad ottenere molto di più dal silicio, un 5 moduli nel desktop sarebbe inutile.

Metto dei valori indicativi... tralasciando il CMT e quant'altro proprio per semplificare.

Poniamo che BD perda il 20% di IPC a core rispetto al Phenom II, quindi per pareggiare l'IPC ed avere la stessa potenza dovrebbe avere una frequenza del 20% superiore.
Se AMD arrivasse a questo risultato, BD avrebbe comunque un potenziale del 33% superiore al Thuban per il fatto di avere il 33% in più di core.

Secondo me AMD/GF il VERO problema che hanno sul silicio è quello di salire in frequenza più che il TDP a frequenze basse ma con più moduli.

Un BD X16 mi sembra possa arrivare a 3,4GHz come frequenza massima (o 3,5GHz? ), e se lo rapportiamo all'8150, cosa abbiamo? A fronte del 100% in più dei core (anzi, 100% in più di tutti i transistor di un 8150), perde solamente il 25% di frequenza massima, ed il 44% sulla frequenza def (se non mi sbaglio BD X16 è 2,5GHz def).

Quindi anche senza migliorie di silicio, AMD comunque potrebbe realizzare un X10 almeno a 3,3GHz def... ma a che scopo? Forse nei server potrebbe avere un senso, ma non nel desktop... i prezzi della mobo aumenterebbero (stando al progetto iniziale del quad channel), la potenza ST diminuirebbe ulteriormente e il tutto con un vantaggio nell'MT insignificante rispetto alla spesa superiore (3,6GHz x 8 core = 28,8GHz di un ipotetico core... 3,3GHz x 10 = 33GHz che sarebbe simile già ad un 8170 3,9GHz x 8 = 31,2GHz).

Lo so che l'esempio ' come le pere e le mele, ma era per semplificare.

Cioè... per me l'IPC dell'architettura BD per esprimersi ha bisogno di clock, aumentare i core non risolverebbe il problema.

[vegitto4]

Più l'IPC ha bisogno di clock x esprimersi, meno efficiente è, ovviamente. Se BD avesse più IPC, avrebbe bisogno di frequenze più contenute per arrivare dove già arriva sb e dove arriverà ivy. Questi ultimi hanno ipc superiore quindi possono permettersi frequenze inferiori, a tutto vantaggio dei consumi. Tanto tranquillo che non si potrà arrivare a 4.2-4.5 def a pari tdp senza un profondo miglioramento del pp a 32nm, non la vedo una cosa imminente

[shellx]

Originariamente inviato da paolo.oliva2

Io la penso in questo modo...

Finchè AMD/GF non riescono ad ottenere molto di più dal silicio, un 5 moduli nel desktop sarebbe inutile.

Metto dei valori indicativi... tralasciando il CMT e quant'altro proprio per semplificare.

Poniamo che BD perda il 20% di IPC a core rispetto al Phenom II, quindi per pareggiare l'IPC ed avere la stessa potenza dovrebbe avere una frequenza del 20% superiore.
Se AMD arrivasse a questo risultato, BD avrebbe comunque un potenziale del 33% superiore al Thuban per il fatto di avere il 33% in più di core.

Se x = y
e una cpu perde x% di ipc, mi spieghi perchè debba per forza avere y% di frequenza in piu per ripristinare l'efficienza perduta a causa del -x% di ipc ?
Non capisco perchè siete convinti che basta la stessa percentuale di frequenza per sopperire alla analoga percentuale di ipc perduta.
Secondo me non è cosi che funziona sempre.

Ma poi scusami apparte questo, quel 33% superiore al thuban nell'aumento dei core da parte di zambesi è tale per ispirarsi all'età di Cristo, o ci sono fonti che lo dichiarano ?

Quindi anche senza migliorie di silicio, AMD comunque potrebbe realizzare un X10 almeno a 3,3GHz def... ma a che scopo? Forse nei server potrebbe avere un senso, ma non nel desktop... i prezzi della mobo aumenterebbero (stando al progetto iniziale del quad channel), la potenza ST diminuirebbe ulteriormente e il tutto con un vantaggio nell'MT insignificante rispetto alla spesa superiore (3,6GHz x 8 core = 28,8GHz di un ipotetico core... 3,3GHz x 10 = 33GHz che sarebbe simile già ad un 8170 3,9GHz x 8 = 31,2GHz).

Lo so che l'esempio ' come le pere e le mele, ma era per semplificare.

sul concetto sono d'accordo, pero occhio con le moltiplicazioni dei core, che ad un certo punto avevi preso le sembianze di carlotto...
che non sia una cosa virale ?

Cioè... per me l'IPC dell'architettura BD per esprimersi ha bisogno di clock, aumentare i core non risolverebbe il problema.

Si giusto sicuramente rispetto ai core ha bisogno della frequenza, ma rispetto tutto il resto ha bisogno anche di un altro pp e un altro ipc.

[AceGranger]

Originariamente inviato da paolo.oliva2

Un BD X16 mi sembra possa arrivare a 3,4GHz 3,3 come frequenza massima (o 3,5GHz? ), e se lo rapportiamo all'8150, cosa abbiamo? A fronte del 100% in più dei core (anzi, 100% in più di tutti i transistor di un 8150), perde solamente il 25% di frequenza massima, ed il 44% sulla frequenza def (se non mi sbaglio BD X16 è 2,5GHz 2,6 def).

non mi sembra cosi difficile riportare i dati corretti

e il tutto per 140 Watt di DTP, e non i 125 Watt dell'8150

Originariamente inviato da paolo.oliva2

Quindi anche senza migliorie di silicio, AMD comunque potrebbe realizzare un X10 almeno a 3,3GHz def...

guardando gli Opteron, che hanno il silicio migliore, 8X 115W 3.0/3.3/3.6 GHz circa 28 Watt a modulo, togli i channel in piu, togliamo qualche watt di ottimizzazione e facciamo, ad andar bene, molto bene, nei 125 Watt riuscirebbero a malapena a presentare un X10 a 3.0 GHz def

[shellx]

Originariamente inviato da vegitto4

Più l'IPC ha bisogno di clock x esprimersi, meno efficiente è, ovviamente. Se BD avesse più IPC, avrebbe bisogno di frequenze più contenute per arrivare dove già arriva sb e dove arriverà ivy. Questi ultimi hanno ipc superiore quindi possono permettersi frequenze inferiori, a tutto vantaggio dei consumi. Tanto tranquillo che non si potrà arrivare a 4.2-4.5 def a pari tdp senza un profondo miglioramento del pp a 32nm, non la vedo una cosa imminente

esatto, e aggiungo:
che avendo piu ipc e quindi meno frequenze ed arrivando agli stessi risultati, aumentando le frequenze dopo su un ipc gia consistente, sarebbe solo piu grasso che cola, ergo piu prestazioni.
Invece nel caso di BD la frequenza è INDISPENSABILE per sopperire all'ipc perso e rettificare una potenza media che tra le altre cose nonostante tutto non riesce sempre ad equagliare sb.

Secondo me piledriver vishera concederà qualcosa in piu cone le frequenze, perchè penso che qualche piccola miglioria sul silicio è avvenuta, e trinity ne sarà l'anteprima che ce l'ho fara capire.
Ma tali frequenze che concederàè in piu piledriver sugli FX abbasseranno il divario differenziale con SB, ma saranno secondo me ancora insufficienti perfino a superare il 2600k intendo sempre e totalmente in tutte le situazioni e parchi applicativi.....figuriamoci ivy bridge.