[Thread Ufficiale V3.0] AMD K10 Phenom Quad/Triple/Dual Core

[bjt2]

Originariamente inviato da paolo.oliva2

Non lo so... Non mi è ben chiara la situazione.
AMD ha dormito un tot con il K8, non ha "speso" energie per provare step per incrementare il clock... poi ora mette in campo degli sviluppi che non sono proporzionati alle sue forze.
Il 45nm da aprile 2008 a ottobre 2008 AMD è riuscita a fare 2 step e la produzione in volumi... e questo è superlativo per le forze di AMD.
Inoltre, se il 20% + di IPC è confermato, mi farebbe pensare che avrebbero fatto il massimo sia come risoluzione di bug che come ottimizzazione, in tempi sempre troppo rapidi per le forze di AMD.
Poi, forse, si parla già dei 2 trattamenti in più per il 2H 2009, e forse, ripeto forse, quei post di Deneb FX a 4GHz e 4,4GHz, potrebbero essere visti come se stessero facendo le prove su quel tipo di trattamento di silicio...
Poi il 32nm che potrebbe esserci nel 2H 2010...
D'accordo che sono tutte voci... ma obiettivamente negli ultimi tempi non solo AMD riesce a rispettarli, ma anche in qualche caso ad anticiparli, e questa non è l'AMD del Phenom e dei B2 che noi conosciamo... e soprattutto non ha dietro capitali che potrebbe aver deciso di investire ora...

Un'ultima cosa... sempre nel discorso del Deneb, praticamente quello che si vede è che AMD abbia rinunciato a vendere un C0, o al limite un C1 a cavallo dell'estate, per immettere un C2 che giorno dopo giorno riserva nuove sorprese e tutte positive. Questo non mi sembra il caso di una ditta, sullo stile AMD, cone le finanze magre sia per l'acquisto di ATI e sia per un periodo certamente non felice del B2-B3...

Una cosa vorrei chiedere... ma IBM ha fonderie di sua proprietà?
Perché... se AMD ha smollato le sue fonderie minori, 2 FAB di cui solo 1 per i 45nm (e 32 e 22 in beta) e l'altra a 65nm... non è che per caso questa iniezione di "forza" sia esterna? Che tutte le vocine sentite in passato cominciano ad essere un coro più che un bisbiglio?

Il 20% in più di IPC si possono spiegare con la cache L3 triplicata, eliminazione dei bug che impattano sulle prestazioni, ottimizzazione delle code e degli switch del NB, magari cahe L1 L2 o L3 con latenze inferiori, promozione di istruzioni da vector path a single o double o da double a single, ottimizzazione della latenza di alcune istruzioni, riscrittura di alcuni microprogrammi di alcune istruzioni, piccoli tweak alle temporizzazioni interne, piccoli tweak agli algoritmi di branch prediction o agli algoritmi di prefetch... Ci sono tante cose da poter fare per aumentare l'IPC... Non è detto che tutto questo sia stato fatto, ma di sicuro non hanno stravolto l'architettura con nuove pipeline o nuove unità di elaborazione...

[capitan_crasy]

Originariamente inviato da bjt2

Tempo fa AMD " pubblicizzò " il suo sistema di progettazione CAD interno come molto modulare: fatto di blocchi... Si tratterebbe solo di aggiungere un blocco HT e 2 blocchi controller DDR al design e lasciar fare lo sporco lavoro al software...

si è vero, inoltre in teoria AMD dovrebbe usare con i 45nm anche la tecnologia M-Space; ma il concetto è che non si può ottenere un succo da una "rapa".
Ripeto magari l'architettura K10 nasconde molte altre sorprese, ma dai problemi visti in questi ultimi mesi non sono ottimista sul futuro a lungo termine di questa architettura...

[paolo.oliva2]

Originariamente inviato da capitan_crasy

si è vero, inoltre in teoria AMD dovrebbe usare con i 45nm anche la tecnologia M-Space; ma il concetto è che non si può ottenere un succo da una "rapa".
Ripeto magari l'architettura K10 nasconde molte altre sorprese, ma dai problemi visti in questi ultimi mesi non sono ottimista sul futuro a lungo termine di questa architettura...

Si, si capito. Il Deneb rimane sempre un K8, con i suoi pregi e difetti.
Chiaramente qualche limite lo si può limare, ma il progetto di fondo aveva limiti ristretti per quell'epoca (non a caso da single core nativo è arrivato a 4 core nativo e sarà 6 core nativo, ma di più sarebbe unicamente una forzatura).
D'altronde infatti ricordo il tuo disappunto quando AMD annunciò lo slittamento del Buldozer.
A me era rimasto impresso l'Itanium nel quale era praticamente impossibile programmare in assembler perché (non ricordo le parole specifiche, magari sbaglio) non si poteva prevedere a priori in quale registro sarebbero andati a finire i risultati dei dati elaborati...
A me questo mi da' un'idea (approssimativa chiramente) di come sia arcaico il software con le potenzialità attuali dei proci... e tutto farebbe intravedere a 1-2 anni delle potenzialità pazzesche per oggi.

[paolo.oliva2]

Originariamente inviato da bjt2

Il 20% in più di IPC si possono spiegare con la cache L3 triplicata, eliminazione dei bug che impattano sulle prestazioni, ottimizzazione delle code e degli switch del NB, magari cahe L1 L2 o L3 con latenze inferiori, promozione di istruzioni da vector path a single o double o da double a single, ottimizzazione della latenza di alcune istruzioni, riscrittura di alcuni microprogrammi di alcune istruzioni, piccoli tweak alle temporizzazioni interne, piccoli tweak agli algoritmi di branch prediction o agli algoritmi di prefetch... Ci sono tante cose da poter fare per aumentare l'IPC... Non è detto che tutto questo sia stato fatto, ma di sicuro non hanno stravolto l'architettura con nuove pipeline o nuove unità di elaborazione...

si, chiaramente.
Può darsi che io sottovaluti la potenzialità di AMD dal punto di vista di progetto... e forse il Phenom era un frullato di problemi di silicio...
Però questo ha sempre una risultante... se progettualmente AMD galoppa, vuol dire che questo 45nm è nato davvero bene, oppure delle "incomprensioni" tra il reparto progettazione ed il reparto silicio sono state risolte... Ma in ogni caso, il 20% non è cosa di poco conto. Mi sembra di ricordare, anche se non sono proci uguali, che il Penryn con cache ampliate ha aumentato l'IPC del 3% max...
Però bisogna dire che il Q6600 era nato bene, ed è effettivamente più difficile per Intel migliorare un Q6600 già ottimo, mentre per AMD è molto facile migliorare un B2/B3. Il B3 fa solo una figura migliore perché ha un clock stock più alto ed un OC con più margini... ma a parte il bug 298, è la fotocopia di un B2.

[paolo.oliva2]

Originariamente inviato da Ratatosk

Questo mi ricorda nVidia. Il progetto G80 era talmente buono che non è stata in grado di migliorarlo a sufficienza ed è stata raggiunta e superata da AMD/ATI.

Vediamo se sul fronte CPU accadrà qualcosa di simile o no...

si, infatti... Se paragonassimo lo stadio evolutivo del Deneb al Q6600, è chiaro che lo stadio successivo (nel caso Intel il Penryn) non può avere chissà quali incrementi.
Il Deneb step D per quei 2 trattamenti aggiuntivi migliorerà solo in clock e qualche valore più aggressivo nelle cache.
Per lo stesso motivo, il Nehalem che per il momento non ha dimostrato tutta la sua potenza, avrà dei margini molto ampi nella sua release successiva...
Certamente non è assolutamente da paragonare al B2 di AMD... ma non mi sembra eccelso se guardiamo i timing delle cache. Ma una volta rodato, e con il passaggio ai 32nm, potrebbe avere incrementi anche superiori in percentuale che il B3 --> Deneb, anzi, ne sarei più che convinto.

[8kikko2]

Originariamente inviato da Ratatosk

Questo mi ricorda nVidia. Il progetto G80 era talmente buono che non è stata in grado di migliorarlo a sufficienza ed è stata raggiunta e superata da AMD/ATI.

Vediamo se sul fronte CPU accadrà qualcosa di simile o no...

Aggiungerei anche che l'architettura di 48xx e' vecchiotta poiche' non l'hanno cambiata , solo migliorata ,poca ricerca e sviluppo.. ora vanno da dio e costano nulla.. E' quello che spero avvenga anke per le cpu ..Se le basi sono buone, le potenzialita' per migliorare ci sono.. l'unico problema che intel nn e' nvidia

[capitan_crasy]

Originariamente inviato da paolo.oliva2

Si, si capito. Il Deneb rimane sempre un K8, con i suoi pregi e difetti.
Chiaramente qualche limite lo si può limare, ma il progetto di fondo aveva limiti ristretti per quell'epoca (non a caso da single core nativo è arrivato a 4 core nativo e sarà 6 core nativo, ma di più sarebbe unicamente una forzatura).
D'altronde infatti ricordo il tuo disappunto quando AMD annunciò lo slittamento del Buldozer.
A me era rimasto impresso l'Itanium nel quale era praticamente impossibile programmare in assembler perché (non ricordo le parole specifiche, magari sbaglio) non si poteva prevedere a priori in quale registro sarebbero andati a finire i risultati dei dati elaborati...
A me questo mi da' un'idea (approssimativa chiramente) di come sia arcaico il software con le potenzialità attuali dei proci... e tutto farebbe intravedere a 1-2 anni delle potenzialità pazzesche per oggi.

Ce da considerare una cosa:
AMD con il passaggio dall' Athlon al Athlon XP ha ottenuto un gran risultato...
Che questi Dened siano gli Athlon XP della situazione?

Ok tra poco ritorno sulla terra...

[Mercuri0]

Originariamente inviato da capitan_crasy

Più che altro vorrei capire se Sao Paulo e Magny-Cours siano basati su Bulldozer...

Non possono esserlo: Bulldozer è previsto per il 2011. Se tutto va bene, forse qualche giorno prima.

Originariamente inviato da capitan_crasy

Personalmente ho qualche dubbio che l'architettura K10 sia modificata per ospitare ben 4 link Hypertransport 3.X e 4 controller RAM per il Quad channel...
A meno che quello che abbiamo visto fino ad ora sul K10 sia solamente una piccola parte delle sue capacità...

Ci sta che l'architettura sia molto modulare per elementi come numero di core, link HT e controller RAM. Questa cosa non mi stupisce.

[Restless]

Ragazzi, datemi un consiglio, oltre un anno fa ho preso una Asus M2N4-Sli con l'intenzione successivamente di poterci affiancare qualcosa di più potente.

Adesso avevo l'intenzione di prendere una 4870, ma contenendo le spese, upgradare solo la cpu. Attualmente ho un A64x2 4400 Brisbane stabile a 2700mhz, ma ho constatato che la mia mobo è tra le pochissime con AM2 che non supportano il Phenom, questa è la mobo:
http://www.asus.com/products.aspx?mo...01&l3=370&l4=0

E questo il suo "cpu support":
http://support.asus.com/cpusupport/c...model=M2N4-SLI

Ma com'è possibile, mobo come la M2N-E lo supportano.

A questo punto cosa mi consigliate di fare? Non rientro nel budget se sostituisco anche tutto il gruppo cpu + mobo + ram.
Quale cpu potrei metterci su questa mobo?

[Mercuri0]

Originariamente inviato da paolo.oliva2

oppure, ma qui è fantasia pura, tipo un Deneb a 2,4GHz a 45W (previsto tra l'altro) x 3 = 135W... ma in ogni caso non ne capirei l'utilizzo... aumentare i core per diminuire il clock.

Non è mica tanto fantasia pura

I multicore sono nati solo ed esclusivamente perché non si è in grado di fare processori monocore più veloci.
(fonte: lntel. Nonostante quello che la gente talvolta si ostina a pensare... che "servono per il multitasking" o boiate simili)

Non mi stupirei se in contesti fotemente multitasking - cioè gli unici in cui i multicore funzionano - un tanti-core a bassa frequenza possa essere più efficiente energeticamente di un meno-core ad alta frequenza.

Come più volte ho avuto modo di dire, l'efficienza energetica al giorno d'oggi è tutto, e non per problemi ecologici.

[The_SaN]

Originariamente inviato da Mercuri0

Non è mica tanto fantasia pura

I multicore sono nati solo ed esclusivamente perché non si è in grado di fare processori monocore più veloci.
(fonte: lntel. Nonostante quello che la gente talvolta si ostina a pensare... che "servono per il multitasking" o boiate simili)

Non mi stupirei se in contesti fotemente multitasking - cioè gli unici in cui i multicore funzionano - un tanti-core a bassa frequenza possa essere più efficiente energeticamente di un meno-core ad alta frequenza.

Come più volte ho avuto modo di dire, l'efficienza energetica al giorno d'oggi è tutto, e non per problemi ecologici.

Molto grossolanamente parlando: immaginiamo un contesto multitasking dove si ha il 100% di efficienza nel multicore.

Se variamo solo la frequenza, il consumo salirá proporzionalmente. Questo vuol dire che il rapporto prestazioni/consumo rimane invariato.
Ma all'aumentare del numero di cores, per arrivare alle stesse prestazioni in un monocore bisogna metter mano ai voltaggi. E in questo caso il consumo sale proporzionalmente al quadrato del voltaggio.

Quindi ad esempio un processore con 100 cores a 100MHz consumerebbe molto, ma molto meno che un monocore a 10GHz o anche un dualcore a 5GHz, con le stesse performance (nel caso ideale descritto all'inizio).

Comunque il mio discorso ha senso anche in ambiti multitasking con efficienza inferiore a quello descritto (ideale), visto che la differenza di consumo é semplicemente enorme...

[paolo.oliva2]

Originariamente inviato da Mercuri0

Non possono esserlo: Bulldozer è previsto per il 2011. Se tutto va bene, forse qualche giorno prima.

Ci sta che l'architettura sia molto modulare per elementi come numero di core, link HT e controller RAM. Questa cosa non mi stupisce.

ok... ma tu reputi possibile un 12 core su base 45nm?
Ora non ricordo bene se il Deneb è 280mm2...
facciamo finta che l'esacore abbia 8MB di cache, per semplificare i calcoli... ci troveremmo ad una patacca di 420mm2.... 2 accoppiati per 12 core sarebbero 840mm2

Facevo prima a fare 280 x 3....

[Mercuri0]

Originariamente inviato da The_SaN

Molto grossolanamente parlando: immaginiamo un contesto multitasking dove si ha il 100% di efficienza nel multicore.

Se variamo solo la frequenza, il consumo salirá proporzionalmente. Questo vuol dire che il rapporto prestazioni/consumo rimane invariato.
Ma all'aumentare del numero di cores, per arrivare alle stesse prestazioni in un monocore bisogna metter mano ai voltaggi. E in questo caso il consumo sale proporzionalmente al quadrato del voltaggio.

Quindi ad esempio un processore con 100 cores a 100MHz consumerebbe molto, ma molto meno che un monocore a 10GHz o anche un dualcore a 5GHz, con le stesse performance (nel caso ideale descritto all'inizio).

Comunque il mio discorso ha senso anche in ambiti multitasking con efficienza inferiore, visto che la differenza di consumo é semplicemente enorme...

Già

Il guaio è che da qualche anno la legge di Moore si è fermata, non per le dimensioni (che continuano a ridursi allegramente) ma per i consumi che non la seguono più.

Pazienza... tra qualche anno (4? 6?) dovrebbe arrestarsi anche per le dimensioni (anche se lo si è detto ogni volta... magari questa è la volta buona).

Poi se non ci si inventa qualcos'altro da punto di vista dei processi, si prevedono interessanti novità dal punto di vista architetturale (e software). Ci sarà da divertirsi

[Mercuri0]

Originariamente inviato da paolo.oliva2

ok... ma tu reputi possibile un 12 core su base 45nm?
Ora non ricordo bene se il Deneb è 280mm2...
facciamo finta che l'esacore abbia 8MB di cache, per semplificare i calcoli... ci troveremmo ad una patacca di 420mm2.... 2 accoppiati per 12 core sarebbero 840mm2

lntel gli esacore a 45 li fa, no? Ce ne schiaffi due. Il costo è solo raddoppiato.
(sarebbe impossibile se fosse un die unico)

E poi IBM -per esempio- già fa "superprocessori" anche più grandi montando varie CPU insieme alla "MCM" (cioè sostanzialmente su una "schedina" di materiale molto performante). In giro trovi le foto.

Chiaramente, lo smanettone che voglia giustificare un dodecacore per i desktop nel 2009/2010, dovrà lavorare molto di fantasia

[The_SaN]

Originariamente inviato da Mercuri0

Già

Il guaio è che da qualche anno la legge di Moore si è fermata, non per le dimensioni (che continuano a ridursi allegramente) ma per i consumi che non la seguono più.

Pazienza... tra qualche anno (4? 6?) dovrebbe arrestarsi anche per le dimensioni (anche se lo si è detto ogni volta... magari questa è la volta buona).

Poi se non ci si inventa qualcos'altro da punto di vista dei processi, si prevedono interessanti novità dal punto di vista architetturale (e software). Ci sarà da divertirsi

Sicuramente

[capitan_crasy]

Originariamente inviato da Mercuri0

Non possono esserlo: Bulldozer è previsto per il 2011. Se tutto va bene, forse qualche giorno prima.

I core Sao Paulo e Magny-Cours hanno tutte le caratteristiche di Bulldozer:
4 link HT 3.X, 4 Controller RAM e soprattutto 1MB di cache L2; quello che manca è se queste CPU potranno gestire le SSE5.
Bulldozer prevedeva il cambio di socket ha causa della sua nuova architettura, ora il socket G3 è stato cancellato a favore del socket G34.
Detto questo però originariamente Bulldozer prevedeva CPU a 8 core ora del tutto scomparse dalle Roadmap AMD, ma la piattaforma "Maranello" era quella destinata alla nuova architettura e nel 2010 uscirà comunque...
Ora ci sono più elementi a favore di un Sao Paulo - Bulldozer piuttosto che un Sao Paulo - K10 ma il 90% delle voci danno la seconda ipotesi come la più accreditata...
Comunque sia resta un forte dubbio...

[Mercuri0]

Originariamente inviato da capitan_crasy

I core Sao Paulo e Magny-Cours hanno tutte le caratteristiche di Bulldozer:

Tranne il core

Sull'ultima roadmap che ho visto di AMD, bulldozer sta "nel 2011".

Inoltre, le SSE5 danno grossi vantaggi ai server (per la crittografia credo, usata da ogni server web), e bulldozer dovrebbe includere "l'hypertreading alla rovescia di AMD", altra cosa che se ci fosse di sicuro comparirebbe sulle slide

[limon]

Tra le novità che AMD integrerà all'interno dell'architettura K10 segnaliamo alcune innovazioni specificamente legate alla virtualizzazione. Come noto sia Intel che AMD hanno implementato queste tecnologie a livello hardware all'interno delle proprie più recenti cpu, ma con le cpu K10 AMD proporrà alcune innovazioni rispetto all'approccio seguito con le cpu K8.
In un ambiente virtualizzato i processori non possono accedere direttamente all'hardware per indirizzare richieste di particolari indirizzi di memoria da parte del sistema operativo, verso l'indirizzo fisicamente utilizzato dall'hardware. Per limitare l'impatto di questa doppia richiesta l'hypervisor utilizza una tecnologia software chiamata shadow paging, che non ha dalla sua la velocità di esecuzione come punto di forza. All'interno delle cpu K10 è stato inoltre implementato del nuovo hardware che permette di gestire le guest page senza dover chiamare in causa l'hypervisor. Questa nuova tecnica, chiamata Nested Paging, dovrebbe richiedere solo marginali modifiche ai produttori di software di virtualizzazione per poter essere utilizzate, risultando di conseguenza di rapida adozione una volta che le cpu K10 debutteranno in commercio.

[capitan_crasy]

Originariamente inviato da Mercuri0

Tranne il core

Sull'ultima roadmap che ho visto di AMD, bulldozer sta "nel 2011".

Inoltre, le SSE5 danno grossi vantaggi ai server (per la crittografia credo, usata da ogni server web), e bulldozer dovrebbe includere "l'hypertreading alla rovescia di AMD", altra cosa che se ci fosse di sicuro comparirebbe sulle slide

E' chiaro che AMD non vuole rischiare un 8 core a 45nm, inoltre per quello che ho visto tutte le roadmap AMD si fermano fino al 2010 ( sulla desktop si ferma attirittutra al 2009 )...
Inoltre l'hypertreading alla rovescia di AMD per ora è solamente un mito mai apparso concretamente...
Ci sono troppi elementi non chiari per dare un giudizio definitivo

[M4R1|<]

Originariamente inviato da paolo.oliva2

Se ti riferisci a me, il termine cacca prima di tutto non l'ho mai usato... e l'unica cosa che ho sottolineato, è che da quello che si sente a quello che si sperava sul Nehalem, mi sembra che ci sia un tot di differenza.

Da come si dipinge il Penryn, tipo 4GHz facilissimi in OC, consumi ridicoli a 4GHz, temperature basse, ecc. ecc..... beh, trovatemi una spiegazione a questo:
ormai siamo convinti tutti che con l'uscita del Deneb Intel dovrà rivedere i listini.
Trovatemi una spiegazione logica al fatto che Intel non butti fuori un Penryn a 4GHz e ai soliti 900€... perché da tutto quello che scrivete, mi sembrerebbe che Intel lo possa fare non domani, ma ieri...

del resto mi sembra che eri tu che aveva ipotizzato Penryn a 3,4-3,6-4GHz nell'immediato...

Se Intel abbasserà i listini e non distribuirà Penryn a clock superiori, un motivo ci deve essere, ed un motivo molto valido, perché si parla di milioni di $, e direi che fra questo scenario e come si descrive il Penryn e scalabilità del Core2 in generale, beh, c'è un abisso.

Il Deneb non stravolgerà il mercato in fatto di performances massime, ma di sicuro si inserirà nella fascia di Intel medio-alta, perché un deneb a 3GHz che potrà competere con il Nehalem a 2,6 e 2,93GHz e con il Penryn a 3GHz, io non la vedo differentemente. Se poi venisse commercializzato a 200€, il tracollo nel listino Intel sarà esponenziale...

A parte i bla bla bla, questo è un dato di fatto...

guarda che i penryn dual core step E0 tengono (quasi tutti) i 4GHz con 1.2V e pure i quad
se nn lo fa è perchè se no nn vende gli i7

Originariamente inviato da capitan_crasy

Secondo il sito tcmagazine.com i futuri Opteron core Shanghai a 45nm sarebbero più veloci fino al 20% se paragonati all' Opteron core Barcelona 65nm a parità di clock!
Gli Opteron 45nm saranno presentati nel mese di ottobre!

Clicca qui...

Aggiornamento:

Pat Patla, direttore generale attività server e workstation di AMD, conferma che Shanghai sarà il 20% più veloce di Barcelona:


At the same frequency (speed), Shanghai will outperform Barcelona by about 20 percent, Patla said.

AMD is also boosting the size of the cache memory, which typically speeds performance, from 2 megabytes to 6 megabytes. Another speed improvement will come from increasing "instructions per clock," Patla said.



Clicca qui...

be è una buona notizia, adesso bisognerebbe capire se gli incrementi derivano da un'ottimizzazione delle istruzioni o altro

Originariamente inviato da capitan_crasy

Ce da considerare una cosa:
AMD con il passaggio dall' Athlon al Athlon XP ha ottenuto un gran risultato...
Che questi Dened siano gli Athlon XP della situazione?

Ok tra poco ritorno sulla terra...

almeto tu, artefice di questo thread, nn essere così tanto pessimista

Originariamente inviato da capitan_crasy

E' chiaro che AMD non vuole rischiare un 8 core a 45nm, inoltre per quello che ho visto tutte le roadmap AMD si fermano fino al 2010 ( sulla desktop si ferma attirittutra al 2009 )...
Inoltre l'hypertreading alla rovescia di AMD per ora è solamente un mito mai apparso concretamente...
Ci sono troppi elementi non chiari per dare un giudizio definitivo

mi pare ovvio, cioè credo che amd nn commetterà più gli errori commessi con il K10 a 65nm (ed in parte anche con R600)
infatti hanno espressamente detto che bulldozer lo vedremo SOLO a 32nm

potresti spiegarmi cos'è l'hypertreading alla rovescia.