Dual Core, raddoppiano le cache

[Redazione di Hardware Upg]

Link alla notizia: http://news.hwupgrade.it/13041.html

Le prossime generazioni di processori Intel e AMD dotati di architettura Dual Core vedranno anche un raddoppio delle cache

Click sul link per visualizzare la notizia.

[Silkworm]

Non riesco a capire il perche' un unica cache per due CPU dovrebbe essere piu' performate di cache separate. Ci saranno sicuramente problemi di latenze, accesso, sincronizzazione, ecc.... o no?

[Paganetor]

un momento... il titolo dice che raddoppiano la cache... ma non è che così la stessa cache la dividono in due e la fanno andare in modo distinto sui due core?

PS: quindi mi pare di capire che questa scelta è MALE per le prestazioni, sia dei processori AMD sia Intel, giusto?

[dalamar]

Una cache per due CPU significa che entrambe le unita' di calcolo possono operare sugli stessi dati.
Questo dovrebbe velocizzare il calcolo parallelo.
Se le cache sono separate le due CPU non possono operare sugli stessi dati, e anche se lo facessero (con problemi di gestione della sincronia e delle scritture) avremmo dati ridondanti sulle due cache.
Tutto questo IMHO, a senso, penso sia cosi'.

[cionci]

I problemi ci sono con due cache separate... Per ogni nuovo dato caricato in cache bisognerà verificare che non sia presente "modificato" nell'altra cache... Stessa cosa per ogni modifica effettuata...
Nelle cache dei processori moderni i dati modificati vengono scritti nella memoria centrale solamente quando vengono eliminati dalla cache...

Comunque poco male...si tratta di un metodo simile al cache snoop praticato in tutti i sistemi SMP...

[metrino]

Secondo me le due scelte sono dovute alle 2 architetture diverse. AMD ha il controller di memoria integrato, quindi un dual core non è diverso dall'avere 2 CPU ma si risparmia sul controller che è uno, come tra l'altro è uno il canale verso la memoria.
Intel invece non ha il controller integrato e per sopperire ha inserito questa cache da 12 MB, ma poi ha una cache L2 da 1MB, come l'Opteron

[Spyto]

Quindi dovremmo aspettarci delle Cpu alle prime relase che sono leggermente più lente delle vecchie. Quindi avverà la stessa flessione delle prestazioni che si è avuto con il P4, 3.2GHz NW e 3.2GHz Pres.

[ErminioF]

Ma soluzioni desktop a prezzi umani quando sono previste? 2006 inoltrato?

[nicgalla]

beh quel che è certo è che il dual core sarà più efficiente dei sistemi SMP, in quanto le cache dei due core saranno collegate, suppongo, da un bus interno estremamente veloce e facile da implementare visto che le CPU si trovano sullo stesso die.

[Alby3d]

quoto in pieno dalamar replicare i dati su cache separate non può altro che portare a latenze più elevata anche se le prestazioni dei moderni processori sono talmente elevate che difficilmente si noteranno grossi decrementi.

[xpiuma]

Per poter valutare efficacemente l'impatto sulle prestazioni di 2 cache distinte per ciscun core bisogna conoscere meglio l'architettura della soluzione.
Se l'architettura derivasse dalla P-IV (quella dei P4, dei celeron4, ecc...) allora ci sarebbe un peggioramento delle prestazioni rispetto all'utilizzo di una singola cache.
Se invece l'architettura derivasse dalla P6 (quella dei P3, e dei nuovi Pentium-M Banias e Dothan) allora l'utilizzo di cache separate non porterebbe ad un degrado delle prestazioni, anzi, se la rete di interconnessione interna tra i due core fisici fosse basata sugli ultimi sviluppi (reti OMEGA o BANIANE) allora con un sistema logico di suddivisione dei dati e dei calcoli si potrebbe anche avere un incremento delle prestazioni a livello globale.
Lo scenario migliore sarebbe però rappresentato da una cache di terzo livello comune abbastanza grande (2-4MB) e di cache di primo e secondo livello "divise" per ogni core, più piccole ma più veloci. Diciamo un 512k-1MB per il secondo livello e 12k-128k per il primo.
Naturalmente queste considerazioni valgono per processori per uso desktop, con un occhio di riguardo anche a costi e processo di fabbricazione.
Parlando strettamente del progetto Itanium II, basato su di una architettura VLIW allora dotare ogni core logico di una cache dedicata è la soluzione più logica, che è sia di più facile implementazione, che prestazionalmente vantaggiosa rispetto alla cache comune.

[MiKeLezZ]

L'unica cosa che chiedo è che il voltaggio di alimentazione venga diminuito e non aumentato. 1,6V su due CPU determinano una bella mazzata in termini di consumo.
Il multiprocessore è indubbiamente il futuro (lavoro sia con un P4 HT che un Athlon e la differenza nell'utilizzo home si sente parecchio) e la visione di Sony (sempre se non ricordo male) di un processore dotato di innumerevoli piccole unità distinte ma complementari (e sempre se non ricordo male lo dovevano usare sulla PS3) forse non è così distante.

[dreamingz]

Originariamente inviato da xpiuma
Se invece l'architettura derivasse dalla P6 (quella dei P3, e dei nuovi Pentium-M Banias e Dothan) allora l'utilizzo di cache separate non porterebbe ad un degrado delle prestazioni, anzi, se la rete di interconnessione interna tra i due core fisici fosse basata sugli ultimi sviluppi (reti OMEGA o BANIANE) allora con un sistema logico di suddivisione dei dati e dei calcoli si potrebbe anche avere un incremento delle prestazioni a livello globale.

ciao xpiuma, sai darci qualche informazione in più sulle reti che hai citato? o almeno qualche link
grazie

[DioBrando]

Originariamente inviato da dalamar
Una cache per due CPU significa che entrambe le unita' di calcolo possono operare sugli stessi dati.
Questo dovrebbe velocizzare il calcolo parallelo.
Se le cache sono separate le due CPU non possono operare sugli stessi dati, e anche se lo facessero (con problemi di gestione della sincronia e delle scritture) avremmo dati ridondanti sulle due cache.
Tutto questo IMHO, a senso, penso sia cosi'.

per usufruire del calcolo parallelo ci vuole un SO e il sw in generale che si avvantaggi di questa architettura e per un computer come intendiamo noi ce ne sn una miseria...