|
|
|
![]() |
|
Strumenti |
![]() |
#1 |
www.hwupgrade.it
Iscritto dal: Jul 2001
Messaggi: 75173
|
Link alla notizia: https://www.hwupgrade.it/news/cpu/sm...amd_84585.html
AMD potrebbe innovare raddoppiando, da 2 a 4, il numero di thread gestibili da ogni core nella prossima generazione di architettura Zen. Una caratteristica interessante pensando ai datacenter e alle CPU EPYC Click sul link per visualizzare la notizia. |
![]() |
![]() |
![]() |
#2 |
Bannato
Iscritto dal: Sep 2010
Città: Messina
Messaggi: 18789
|
Molto interessante, ma io dico anche necessario, dato che andare troppo oltre con il core count non credo possa sempre portare vantaggi, bisognerà aspettare i 5 nm per 128 core dato che avrà una densità quasi doppia rispetto al 7 nm
|
![]() |
![]() |
![]() |
#3 |
Senior Member
Iscritto dal: Sep 2010
Messaggi: 4353
|
era un pò nell'aria...
lo scaling SMT di ZEN2 è eccellente: ad esempio in blender e in keyshot lo scaling SMT di un 3900x addirittura il 46%....mentre di un i9 9900k è del 32 e del 27% rispettivamente.. |
![]() |
![]() |
![]() |
#4 |
Senior Member
Iscritto dal: Aug 2006
Città: Valdagno
Messaggi: 5103
|
che capitalizzino questo vantaggio
Amd deve capitalizzare questo vantaggio,non manca poi molto alle nuove architetture Intel made in Keller,il quale ha a disposizione un altro bel po' di tecnologie che può implementare nella cpu tipo la tecnologia fpga e altre ancora.
Se fossi in Amd punterei a una semifusione con IBM,potrebbe fornigli un boost e una iniezione di tecnologie non da poco.... |
![]() |
![]() |
![]() |
#5 | |
Bannato
Iscritto dal: Sep 2010
Città: Messina
Messaggi: 18789
|
Quote:
Mi sembra come quando i colossi acquisiscono le startup, che pensano "eh ora conquisteremo il mondo", e poi nella migliore delle ipotesi sono in una stanzetta a decidere il colore delle confezioni. |
|
![]() |
![]() |
![]() |
#6 |
Senior Member
Iscritto dal: Mar 2002
Messaggi: 1941
|
ma infatti non si deve credere che se intel adesso ha keller allora e' pronta l'equazione:
amd*10(intel)+52%ipc(keller)++++++++++(10nm)=ibm&google era meglio si davano all'ippica che ai qubit ![]() keller sara' pure un eccellente ingegnere ma con il silicio a limite,ormai le idee sono quasi finite,con amd ha avuto carta bianca,ma in intel ci sono troppi colleghi...e quando ci sono troppi galli a canta' non si fa' mai giorno ![]() |
![]() |
![]() |
![]() |
#7 |
Senior Member
Iscritto dal: Jan 2007
Messaggi: 5994
|
Ho l"impressione che si stia arrivando al limite dell'evoluzione degli x86.
Stanno arrivando a quello che era stato pianificato come evoluzione delle cpu Alpha (il primo RISC a 64bit) che con il progetto EV8 o Alpha 21464 doveva avere i singoli core SMT a 4 vie già nel 2003 ( progetto poi cancellato perche Compaq che stava per essere acquisita da HP aveva deciso di puntare su Itanium). Non è un caso se IBM sia arrivata per prima ad implementare core SMT a 4 vie, fare lo stesso con gli x86 è stato molto più complesso. |
![]() |
![]() |
![]() |
#8 | |
Senior Member
Iscritto dal: Sep 2010
Messaggi: 4353
|
Quote:
Il SMT è un modo per recuperare le risorse sprecate. Queste possono dipendere da una predizione rami deficitaria, da un'architettura in-order, o comunque un eccesso di unità di esecuzione. Viene da sé che l'equilibrio non è scontato e soprattutto dipende anche dal tipo di carico. IBM non è che se la sia passata benissimo nel periodo buio di Bulldozer di AMD, tutt'altro.... per il mercato HPC avere il Power 7 del 2010 (45nm) e un Power 8 (32nm HKMG) del 2014 non faceva differenza. E solo miglioramenti marginali si sono avuti con il passaggio ai 22nm planari. Il primo notevole aumento delle prestazioni si è avuto nel 2018 con il Power9 e il passaggio ai 14nm SOI FINFET: +80% medi rispetto alla generazione precedente.... le difficoltà si possono avere indifferentemente dal tipo di architettura.. poi AMD sembra aver accantonato il progetto k12 basato su ARM. il power10 è atteso nel 2021.....quando ci sarà ZEN4 e una nuova architettura Intel (tenendo presente che ICE LAKE già ha un notevole +18% di ipc su skylake e successivi) Ultima modifica di tuttodigitale : 26-09-2019 alle 10:56. |
|
![]() |
![]() |
![]() |
#9 | |
Senior Member
Iscritto dal: Jul 2015
Messaggi: 5329
|
Quote:
Un zen con maggiore ipc e frequenza anche con smt 2 vie starebbe ad aspettare in continuazione dati ( cosa non importante in ambiente desktop, ma molto più su calcoli paralleli in multi). Per esempio immaginiamo uno scaling dei th sul singolo core con 0 100%; 1 50%; 2 15%; 3 5%. Questo avviene se ogni th ha gia tutti i dati pronti, ma se il th 0 deve aspettare dati dalla ram nel caso di smt a 2 vie la perdità computazionale sarebbe del 50%, con smt a 4 vie la perdita sarebbe del solo 5% per un totale di circa 12 cicli su 14 in attesa dei dati richiesti dal th 0. ma questo vantaggio si avrebbe anche se bisogna ripescare vecchi dati in L3 ( io azzarderei anche un ipotetica L4 forse su hbm) perchè mi sembra che i dati in L3 non possono essere direttamente letti dai core.) |
|
![]() |
![]() |
![]() |
#10 | |
Senior Member
Iscritto dal: Jan 2007
Messaggi: 5994
|
Quote:
In particolare Risc-V ha molto potenziale di crescita, specialmente perché è stato pensato per crescere ed adattarsi, con elevata portabilità e modularità. |
|
![]() |
![]() |
![]() |
#11 |
Senior Member
Iscritto dal: Jun 2014
Messaggi: 3017
|
Ma Amd quando se la dà una calmata? Ha dimenticato che Intel, quando le cose si mettono male, prima o poi farà il gioco sporco?
![]()
__________________
Trattative positive nel forum : molte! ![]() |
![]() |
![]() |
![]() |
#12 |
Bannato
Iscritto dal: Sep 2010
Città: Messina
Messaggi: 18789
|
|
![]() |
![]() |
![]() |
#13 | |
Bannato
Iscritto dal: Apr 2016
Messaggi: 19106
|
Quote:
![]() |
|
![]() |
![]() |
![]() |
#14 |
Senior Member
Iscritto dal: Jul 2015
Messaggi: 5329
|
Non so Koduru, ma Keller essendo a contratto progetto chiede sempre carta bianca, non ha bisogno di fare l'impiegato, piuttosto ama le sfide e poter utilizzare il suo ingegno per soluzioni senza compromessi ( derivanti da ditcat esterni al suo gruppo di lavoro)
|
![]() |
![]() |
![]() |
#15 | ||
Bannato
Iscritto dal: Sep 2010
Città: Messina
Messaggi: 18789
|
Quote:
Quote:
Che poi dico, mica c'erano solo keller e koduri in amd, solo che la narrazione su questo forum vuole che koduri e keller abbiano da soli progettato i prodotti dal 2016 al 2026 |
||
![]() |
![]() |
![]() |
#16 |
Bannato
Iscritto dal: Apr 2016
Messaggi: 19106
|
Io non sono tenuto a sostenere nulla in quanto non ho fatto affermazioni.
Sei tu che hai avanzato l'affermazione e tu devi sostenerla. Se non sai sostenerla equivale all'ennesima caxxata. I sogni lasciali al sonno e mostraci subito i link. Altrimenti restituisci la sfera di cristallo. Che fra poco vedremo se Navi12 sarà un Big Navi come dici tu sulla base del nulla assoluto o se sarà una RX5600. |
![]() |
![]() |
![]() |
#17 | |
Senior Member
Iscritto dal: Jul 2015
Messaggi: 5329
|
Quote:
Lui, e lui solo decide cosa, come, e con che modalità si fa il tutto, e stai pur certo che se tu sei incaricato di progettare il controller ram e non lo fai secondo le sue specifiche, richieste, e design ti sbatte fuori dal gruppo senza se e senza ma. Se un esercito perde la battaglia è colpa del generale, non certo del capitano, questo keller lo sa bene, e lo sanno anche i suoi subalterni che possono al più proporre soluzioni proprie che per quanto ottime devono comunque sottostare al beneplacido del capo progetto. Non è che tu arrivi e gli dici a keller: io sono un capo ingegnere intel da vent'anni e non sarà l'ultimo arrivato a dirmi come e cosa progettare, perchè lui ti risponderebbe : c'è posto alla richard ginori, hanno bisogno giusto di un ingegnere per un nuovo cesso riscaldato. Mi sa comunque che hai poco presente come si lavora ( o meglio progetta) in squadra perchè altrimenti non si capirebbe il motivo dell'ingaggio milionario di Keller |
|
![]() |
![]() |
![]() |
Strumenti | |
|
|
Tutti gli orari sono GMT +1. Ora sono le: 05:35.