SMT a 4 vie per le CPU EPYC: questa una delle novità dell'architettura Zen 3 di AMD?

SMT a 4 vie per le CPU EPYC: questa una delle novità dell'architettura Zen 3 di AMD?

AMD potrebbe innovare raddoppiando, da 2 a 4, il numero di thread gestibili da ogni core nella prossima generazione di architettura Zen. Una caratteristica interessante pensando ai datacenter e alle CPU EPYC

di pubblicata il , alle 12:01 nel canale Processori
AMDRyZenZenEPYCIBM
 

Una delle caratteristiche peculiari della prossima generazione di architettura di CPU Zen di AMD, indicata con il nome di Zen 3, potrebbe essere l'implementazione di un supporto alla tecnologia di Symultaneous Multithreading a 4 vie contro le 2 attuali. Una caratteristica di questo tipo sarebbe ovviamente pensata per le soluzioni della famiglia EPYC per i datacenter più che per quelle Ryzen destinate ai sistemi desktop.

In questo modo ogni core implementato nei processori basati su architettura Zen 3 sarebbe in grado di processare sino a 4 threads in parallelo, contro i 2 attuali. Non otterremmo in questo caso la potenza di calcolo di un processore quad core proveniente da uno a singolo core, ma una più efficiente gestione dei processi in parallelo con positive ricadute in termini di potenza di calcolo complessivamente messa a disposizione.

https://www.hwupgrade.it/articoli/cpu/5509/slide_1.jpg

Non si tratta di una novità in quanto ad esempio IBM implementa una simile tecnologia per i propri processori della famiglia Power arrivando a symultaneous multithreaded sino a 8 vie. Proprio per questo motivo è facile ritenere che AMD possa implementare tale caratteristica nei processori Zen 3 della famiglia EPYC e non anche in quelli Ryzen, così da meglio differenziare la propria gamma di CPU destinate specificamente ai datacenter.

I processori EPYC basati su architettura Zen 3 sono indicati da AMD con il nome in codice di Milan, attesi al debutto nel corso del prossimo anno. Al momento attuale il design di questi processori è stato completato, così come annunciato da AMD lo scorso mese di agosto al debutto delle CPU EPYC di seconda generazione. A seguire troveremo modelli indicati con il nome in codice di Genoa, basati su architettura Zen 4: per queste proposte AMD ha confermato come al momento attuale stia lavorando alla fase di design.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

16 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Gyammy8525 Settembre 2019, 12:41 #1
Molto interessante, ma io dico anche necessario, dato che andare troppo oltre con il core count non credo possa sempre portare vantaggi, bisognerà aspettare i 5 nm per 128 core dato che avrà una densità quasi doppia rispetto al 7 nm
tuttodigitale25 Settembre 2019, 13:50 #2
era un pò nell'aria...
lo scaling SMT di ZEN2 è eccellente:
ad esempio in blender e in keyshot lo scaling SMT di un 3900x addirittura il 46%....mentre di un i9 9900k è del 32 e del 27% rispettivamente..
supertigrotto25 Settembre 2019, 16:05 #3

che capitalizzino questo vantaggio

Amd deve capitalizzare questo vantaggio,non manca poi molto alle nuove architetture Intel made in Keller,il quale ha a disposizione un altro bel po' di tecnologie che può implementare nella cpu tipo la tecnologia fpga e altre ancora.
Se fossi in Amd punterei a una semifusione con IBM,potrebbe fornigli un boost e una iniezione di tecnologie non da poco....
Gyammy8525 Settembre 2019, 19:28 #4
Originariamente inviato da: supertigrotto
Amd deve capitalizzare questo vantaggio,non manca poi molto alle nuove architetture Intel made in Keller,il quale ha a disposizione un altro bel po' di tecnologie che può implementare nella cpu tipo la tecnologia fpga e altre ancora.
Se fossi in Amd punterei a una semifusione con IBM,potrebbe fornigli un boost e una iniezione di tecnologie non da poco....


Sono tutti convinti che Keller e koduri abbiano in Intel lo stesso spazio che avevano in AMD, non solo, svelino tutti i segreti
Mi sembra come quando i colossi acquisiscono le startup, che pensano "eh ora conquisteremo il mondo", e poi nella migliore delle ipotesi sono in una stanzetta a decidere il colore delle confezioni.
ionet25 Settembre 2019, 20:26 #5
ma infatti non si deve credere che se intel adesso ha keller allora e' pronta l'equazione:

amd*10(intel)+52%ipc(keller)++++++++++(10nm)=ibm&google era meglio si davano all'ippica che ai qubit

keller sara' pure un eccellente ingegnere ma con il silicio a limite,ormai le idee sono quasi finite,con amd ha avuto carta bianca,ma in intel ci sono troppi colleghi...e quando ci sono troppi galli a canta' non si fa' mai giorno
LMCH26 Settembre 2019, 05:15 #6
Ho l"impressione che si stia arrivando al limite dell'evoluzione degli x86.
Stanno arrivando a quello che era stato pianificato come evoluzione delle cpu Alpha (il primo RISC a 64bit) che con il progetto EV8 o Alpha 21464 doveva avere i singoli core SMT a 4 vie già nel 2003 ( progetto poi cancellato perche Compaq che stava per essere acquisita da HP aveva deciso di puntare su Itanium).

Non è un caso se IBM sia arrivata per prima ad implementare core SMT a 4 vie, fare lo stesso con gli x86 è stato molto più complesso.
tuttodigitale26 Settembre 2019, 11:53 #7
Originariamente inviato da: LMCH
Ho l"impressione che si stia arrivando al limite dell'evoluzione degli x86.
Stanno arrivando a quello che era stato pianificato come evoluzione delle cpu Alpha (il primo RISC a 64bit) che con il progetto EV8 o Alpha 21464 doveva avere i singoli core SMT a 4 vie già nel 2003 ( progetto poi cancellato perche Compaq che stava per essere acquisita da HP aveva deciso di puntare su Itanium).

Non è un caso se IBM sia arrivata per prima ad implementare core SMT a 4 vie, fare lo stesso con gli x86 è stato molto più complesso.

Ma non esiste una sola ricetta per fare un'ottima CPU.
Il SMT è un modo per recuperare le risorse sprecate.
Queste possono dipendere da una predizione rami deficitaria, da un'architettura in-order, o comunque un eccesso di unità di esecuzione. Viene da sé che l'equilibrio non è scontato e soprattutto dipende anche dal tipo di carico.

IBM non è che se la sia passata benissimo nel periodo buio di Bulldozer di AMD, tutt'altro....
per il mercato HPC avere il Power 7 del 2010 (45nm) e un Power 8 (32nm HKMG) del 2014 non faceva differenza.
E solo miglioramenti marginali si sono avuti con il passaggio ai 22nm planari.

Il primo notevole aumento delle prestazioni si è avuto nel 2018 con il Power9 e il passaggio ai 14nm SOI FINFET: +80% medi rispetto alla generazione precedente....

le difficoltà si possono avere indifferentemente dal tipo di architettura..
poi AMD sembra aver accantonato il progetto k12 basato su ARM.

il power10 è atteso nel 2021.....quando ci sarà ZEN4 e una nuova architettura Intel (tenendo presente che ICE LAKE già ha un notevole +18% di ipc su skylake e successivi)
Piedone111326 Settembre 2019, 16:47 #8
Originariamente inviato da: tuttodigitale
Ma non esiste una sola ricetta per fare un'ottima CPU.
Il SMT è un modo per recuperare le risorse sprecate.
Queste possono dipendere da una predizione rami deficitaria, da un'architettura in-order, o comunque un eccesso di unità di esecuzione. Viene da sé che l'equilibrio non è scontato e soprattutto dipende anche dal tipo di carico.


Oppure la struttura a chiplet di amd ( che in tutti i casi di accessi alla ram porta latenze non da poco, anche se ben mascherate).
Un zen con maggiore ipc e frequenza anche con smt 2 vie starebbe ad aspettare in continuazione dati ( cosa non importante in ambiente desktop, ma molto più su calcoli paralleli in multi).
Per esempio immaginiamo uno scaling dei th sul singolo core con
0 100%; 1 50%; 2 15%; 3 5%.
Questo avviene se ogni th ha gia tutti i dati pronti, ma se il th 0 deve aspettare dati dalla ram nel caso di smt a 2 vie la perdità computazionale sarebbe del 50%, con smt a 4 vie la perdita sarebbe del solo 5% per un totale di circa 12 cicli su 14 in attesa dei dati richiesti dal th 0. ma questo vantaggio si avrebbe anche se bisogna ripescare vecchi dati in L3 ( io azzarderei anche un ipotetica L4 forse su hbm) perchè mi sembra che i dati in L3 non possono essere direttamente letti dai core.)
LMCH26 Settembre 2019, 23:12 #9
Originariamente inviato da: tuttodigitale
Ma non esiste una sola ricetta per fare un'ottima CPU.
Il SMT è un modo per recuperare le risorse sprecate.
Queste possono dipendere da una predizione rami deficitaria, da un'architettura in-order, o comunque un eccesso di unità di esecuzione. Viene da sé che l'equilibrio non è scontato e soprattutto dipende anche dal tipo di carico.

IBM non è che se la sia passata benissimo nel periodo buio di Bulldozer di AMD, tutt'altro....
per il mercato HPC avere il Power 7 del 2010 (45nm) e un Power 8 (32nm HKMG) del 2014 non faceva differenza.
E solo miglioramenti marginali si sono avuti con il passaggio ai 22nm planari.

Il primo notevole aumento delle prestazioni si è avuto nel 2018 con il Power9 e il passaggio ai 14nm SOI FINFET: +80% medi rispetto alla generazione precedente....

le difficoltà si possono avere indifferentemente dal tipo di architettura..
poi AMD sembra aver accantonato il progetto k12 basato su ARM.

il power10 è atteso nel 2021.....quando ci sarà ZEN4 e una nuova architettura Intel (tenendo presente che ICE LAKE già ha un notevole +18% di ipc su skylake e successivi)


Senza contare ARM e Risc-V.
In particolare Risc-V ha molto potenziale di crescita, specialmente perché è stato pensato per crescere ed adattarsi, con elevata portabilità e modularità.
batou8327 Settembre 2019, 09:48 #10
Ma Amd quando se la dà una calmata? Ha dimenticato che Intel, quando le cose si mettono male, prima o poi farà il gioco sporco?

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^