TSMC dà i numeri: dal processo N7 a quello A14 efficienza migliorata di 4,2 volte

TSMC ha diffuso nuove informazioni sul processo produttivo A14, la tecnologia a 1,4 nm prevista per il 2028, durante l'OIP Forum che si è tenuto in Europa. Una slide mostrata dal produttore taiwanese evidenzia un miglioramento prestazionale superiore alle attese rispetto all'attuale nodo N2, pur restando all'interno dei target di riduzione dei consumi già comunicati.

Secondo i dati più recenti, A14 garantirà ai partner un miglioramento prestazionale rispetto al processo N2 del 16% di prestazioni a pari potenza e complessità, oppure -27% di consumo a parità di frequenza. Valori leggermente migliori rispetto alle prime previsioni, che stimavano un incremento di velocità compreso fra il 10% e il 15% e una riduzione dei consumi tra il 25% e il 30%.

Clicca per ingrandire

Nella slide si può vedere anche un altro confronto degno di interesse, quello su un arco temporale di 10 anni: il salto da N7 (2018) ad A14 (2028) evidenzia un incremento delle prestazioni pari a 1,83 volte a parità di potenza, mentre l'efficienza energetica risulta migliorata di 4,2 volte. TSMC ha inoltre ribadito che ogni generazione "major" di un processo produttivo garantisce tipicamente una riduzione dei consumi di circa il 30%, mentre i guadagni prestazionali si collocano tra il 15% e il 18%, il che segnala un focus sempre più marcato sull'efficienza energetica.

Un altro elemento emerso durante l'evento riguarda il ruolo crescente degli strumenti di progettazione elettronica (EDA). Piattaforme basate su intelligenza artificiale, come Cadence Cerebrus AI Studio e Synopsys DSO.ai, promettono di estendere ulteriormente le possibilità di ottimizzazione oltre i vantaggi intrinseci dei nodi litografici. Non è un caso che NVIDIA abbia rafforzato la sua partnership con Synopsys - a suon di miliardi - nel corso delle scorse settimane.

Clicca per ingrandire

L'uso di tecniche di reinforcement learning per il "place-and-route" consente di esplorare configurazioni di layout più complesse al fine di migliorare le metriche PPA (Performance, Power, Area). Con "place-and-route" si intendono due fasi distinte ma collegate: la prima consiste nel dove posizionare tutti i componenti elettronici, i circuiti e gli elementi logici. La seconda, invece, determina il design esatto di tutti i fili necessari per collegare i componenti posizionati. 

Secondo i dati mostrati, tali strumenti possono permettere una serie di ottimizzazioni che, sull'arco di una produzione in volumi, garantiscono enormi efficienze. Si arriva a un valore paragonabile a quello ottenibile a quello di un miglioramento intermedio di processo produttivo, anche se TSMC ha sottolineato che non tutte le progettazioni possono beneficiare di margini così ampi.