Intel, raggiunti i 90 nanometri

[danige]

Originariamente inviato da Lifeisoutside
[b]
l'hammer doveva uscire a 3400+... poi non so se hanno cambiato idea .

Uhm quindi intorno ai 3Ghz? non sò bene come cavolo funzioni questo maledetto Model numer negli Hammer mica lo compareranno ancora ai Thunderbird visto che sono architetture diverse

[Lifeisoutside]

Originariamente inviato da danige
[b]

Uhm quindi intorno ai 3Ghz? non sò bene come cavolo funzioni questo maledetto Model numer negli Hammer mica lo compareranno ancora ai Thunderbird visto che sono architetture diverse

beh possono ancora visto che c'è una parte di 32bit in ognuno di loro cmq per l'hammer il rapporto sarà + alto dell'attuale /2 *3 -600, quindi in finale penso sarà non molto distante dai 2 gigi

[danige]

Caspita allora mi sà che il P4 3,1 Ghz lo farà a polpette

[Octane]

x teolinux:

mi pare giusto quello che affermi io non mi ero messo a fare le proporzioni esatte

Riguardo al dielettrico a bassa k, non penso si tratti di SOI, visto che intel non prevede di utilizzare questa tecnologia, almeno per questi processi produttivi (stando alle ultime dichiarazioni, poi mah..)
Per quanto riguarda il SOI ci si puo' sempre rifare agli articoli di lithium : http://www.lithium.it/articolo.asp?code=18

Bye

[DST]

hammer entro i primi 6 mesi del 2003 arriverà a 4000+ con la versione Athlon Clawhammer, lo SledgeHammer è Opteron con cache da 1 e 2MByte e due link Hyper Transport per configurazioni a 4 e 8 vie. Il Nrthwood sarà in grado di arrivare a 4 GHz entro i primi sei mesi del 2003 dato che Prescott esco più tardi ?

[^TiGeRShArK^]

nn penso proprio ke intel sia in grado di arrivare a 4 ghz entro i primi 6 mesi del next year...
d'altronde bisogna vedere le reali prestazioni dell'hammer senza appz ke ne sfruttino l'arki a 64 bit... prevedo un bello scontro tra AMD e INTEL!

[Lifeisoutside]

Originariamente inviato da danige
[b]Caspita allora mi sà che il P4 3,1 Ghz lo farà a polpette

credo non faranno mai un p4 a 3,1
invece penso proprio che un p4 a 3,2 sarà inferiore ad un hammer a 3400+

[teolinux]

Originariamente inviato da Octane
x teolinux:
Riguardo al dielettrico a bassa k, non penso si tratti di SOI, visto che intel non prevede di utilizzare questa tecnologia, almeno per questi processi produttivi (stando alle ultime dichiarazioni, poi mah..)
Per quanto riguarda il SOI ci si puo' sempre rifare agli articoli di lithium: http://www.lithium.it/articolo.asp?code=18

Grazie mille! E' davvero interessante (e ben fatto, anche x chi non ha studiato microelettronica)

Lo consiglio a tutti. (per facilità ho reso cliccabile il link)

Come scrivevo nel mio msg precedente (commento #18), il SOI riguarda grosso modo il substrato del singolo MOS (e vai, ci ho beccato! ).
Resta da capire cosa si intende con il dielettrico a basso k citato da intel. Ma sono quasi convinto di averci beccato anche in questo. Fino a che qlcn posta un bel link io resto convinto che si tratti dell'isolante di gate

Ciao

[Octane]

Mi sono documentato

Sul sito di anandtech a questo indirizzo:

http://www.anandtech.com/cpu/showdoc.html?i=1677&p=1


"Some of the other features of Intel's 90nm process are beyond the scope of this article but include:

1.2nm gate oxide thickness (thinnest gate oxide in the industry)

50nm gate length initially, scaling down to even smaller gate lengths over the next two years (compared to 70nm gate lengths initially on the 0.13-micron process and currently 60nm)
A new low-k Carbon-doped oxide dielectric to reduce wire-wire capacitance (thus reducing power)"

Quindi il 'misterioso' K dovrebbe essere SiO2 drogato con carbonio (correggetemi se dico ca##ate )
Nell'articolo poi si parla anche di SOI e la sua implementazione da parte di AMD e Intel.
Spero di aver chiarito un po' le cose

Ciao
Andrea

[teolinux]

Originariamente inviato da Octane
[b]Mi sono documentato

Sul sito di anandtech a questo indirizzo:

http://www.anandtech.com/cpu/showdoc...i=1677&p=1
A new low-k Carbon-doped oxide dielectric to reduce wire-wire capacitance (thus reducing power)

Cazz... stavolta mi sono sbagliato (i miei ricordi universitari mi hanno tradito )

Però, ancora una volta il buon Octane ha trovato un'ottima fonte di spiegazioni.

Non so se sono dielettrici in SiO2 o altro (dice solo che sono drogati in carbonio, e penso che intel non abbia nessuna voglia di svelare il segreto), cmq ho capito cosa sono: si tratta degli ossidi che stanno sopra alla parte planare in cui sono depositati i MOS, ed entro i quali sono annegati i vari strati di metallizzazione.

Le caratteristiche di questo dielettrico sono fondamentali perchè determinano le capacità parassite che vengono a crearsi fra i percorsi di metallizzazione (wire-wire capacitance). Questi fili (gli strati di metallizzazione sono gli stessi che sono stati recentemente realizzati in rame anzichè il tradizionale alluminio per avere minore resistenza)

Spero che queste info siano utili a qlcn

[Lifeisoutside]

Originariamente inviato da teolinux
[b]
Spero che queste info siano utili a qlcn

si si, a me interessano

[teolinux]

All'indirizzo:

Intel 0.09 micron Process

lo stesso postato da Octane, si trova la seguente affermazione:

We've already explained how Silicon on Insulator works and both AMD and Intel have committed to using the technology; AMD will be first to market with SOI through their Hammer parts, while Intel [b]will introduce SOI with their 65nm process in 2005.

Miiii se non ci sono errori o banfate (non me le aspetto da anandtech ) significa che il 0.09 verrà davvero sviluppato in breve tempo. Sul fatto che arrivi il 0.065 nel 2005 mmmmmh lasciatemi dubitare un po'... a meno che, come discusso in precedenza, non si riferiscano ai sample di studio. E poi 3 anni sono una eternità in ICT

Certo che 65nm... slurp (sto facendo 2 conti per prevedere frequenze e densità di transistor sui chip delle CPU e memorie )

[teolinux]

Sempre su Anandtech, altre info sulla tecnologia SOI:

How Silicon on Insulator works

[suppostino]

Secondo info un po vecchie che possiedo, il Prescott doveva debuttare a fine maggio del 2003 a 0,13.
Se riescono a produrre il nuovo P4 per quella data con a 0,09 micron, vuol dire che i tecnici impegnati nel passaggio ai 0,09 sono stati rinchiusi a chiave dentro il laboratorio, e molto probabilmente presi a frustate (che comunque sono sempre un incentivo infallibile e a buon mercato).
Tutto questo sempre se l'implementazione del nuovo processo produttivo averrà senza intoppi .
P.S. qualcuno sà cosa ci aspetta oltre 0,065, dovrebbe essere il limite dell'attuale metodo o sbaglio?

[Super-Vegèta]

AMD può stare più che tranquilla con il suo processo SOI a 0,13 perchè equivale a circa 0,097 in tecnlogia CMOS, scenderà ancora di più con il 0,09.

Cmq più che la tecnlogia produttiva se già l'XP con frequenza di bus dimezzata tiene quasi testa al PIV non oso immaginare cosa gli farà l'hammer. Ho l'impressione che il povero pIV con il suo progetto un pò scadente e puntato tutto sulla frequenza si farà in mille pezzi sotto i colpi del martellone AMD. E' un progetto che ha dei limiti vicini e costi elevati.

Va vera innovazione è di AMD stavolta, il progetto Willamette-pIV e sue evoluzioni se lo ricorda Mosè.
Se ne parlava già dai tempi del Pentium Pro....fate voi...

[suppostino]

Ma se la tecnica SOI è così vantaggiosa per AMD perchè Intel non la utilizza anche nei suoi processori?
Mmmmm... forse lo sanno solo quelli di Intel...

[teolinux]

Originariamente inviato da suppostino
[b]Ma se la tecnica SOI è così vantaggiosa per AMD perchè Intel non la utilizza anche nei suoi processori?
Mmmmm... forse lo sanno solo quelli di Intel...

Leggi gli articoli che ho linkato sopra: spiegano che la tecnologia SOI è stata sviluppata da IBM, che ha venduto le royalties solo a AMD e Motorola, anche perchè intel ama usare esclusivamente le tecnologie che si fa in casa!

[b]Se riescono a produrre il nuovo P4 per quella data con a 0,09 micron, vuol dire che i tecnici impegnati nel passaggio ai 0,09 sono stati rinchiusi a chiave dentro il laboratorio, e molto probabilmente presi a frustate (che comunque sono sempre un incentivo infallibile e a buon mercato)

Gli ing. intel si meritano frustate e altro (gente che ha fatto il Sederon, imperdonabili)

[b]P.S. qualcuno sà cosa ci aspetta oltre 0.065, dovrebbe essere il limite dell'attuale metodo o sbaglio?

Okkio la sa con l'accento!
Mmmmm.... penso che nessuno lo sappia con certezza, c'è chi dice 0.030, chi 0.007 Il fatto è che gli atomi hanno una dimensione finita (0.001 per il Silicio, se non ricordo male), ma quello che è peggio è il fatto che con pochissimi strati atomici gli elettroni iniziano a manifestare tutti i comportamenti descritti dalla meccanica quantistica (quali tunneling e altri c***i ancora).

Quindi si devono affrontare 2 enormi sfide:
1- arrivare tecnologicamente a produrre in scala industriale a tali dimensioni microscopiche (mi vengono in mente decine di problemi tecnici da superare)
2- contenere e aggirare gli effetti quantistici sopra citati

2012? IMHO Seguendo gli annunci, le roadmap, qualche puntata di StarTrek e la legge di Moore, direi che fra una decina d'anni verosimilmente saremo alla frutta. E poi?
E che ne so? mica sono il mago do nascimiento!!!

[Octane]

Per quanto riguarda i limiti alla scala di integrazione vi rimanderei ad una discussione di qualche giorno fa:

http://news.hwupgrade.it/6957.html

x teolinux

quell'aticolo di anand era proprio una bella anticipazione sulle tecnologie del prossimo futuro, segreti a parte

[Octane]

Il raggio atomico del silicio e' 1.97 Angstrom (1.97*10^-10m oppure 0.197nm)
sempre se le mie conoscenze di chimica non sono appannate

[danige]

Originariamente inviato da Lifeisoutside
[b]
credo non faranno mai un p4 a 3,1
invece penso proprio che un p4 a 3,2 sarà inferiore ad un hammer a 3400+

Si in effetti volevo dire 3,2Ghz, bè AMD dichiara che i primi Hammer saranno il 15/25% più veloci nel codice a 32bit rispetto ad un Athlon XP di pari frequenza, quindi prendendo per vera questa cosa un Pentium 4 3,2Ghz abbinato a delle buone ram sarebbe cmq più veloce