[Thread Ufficiale] AMD Phenom (K10)

[bjt2]

Originariamente inviato da Soulman84

ehe altre novità dalle sacre pergamene?

Originariamente inviato da pierluigi86

o probabilmente hanno usato il tuo lavoro per scrivere quelle quattro notizie.

Ci sono scritte talmente tante cose che a me era sfuggito il fatto degli 8Gb per modulo... Poi il fatto del limite di 2 DIMM per le DDR2 1066 lo sapevo, ma non capisco il limite di due DIMM solo per le DDR3 1066... Inoltre il Phenom supporta anche le DDR3 800, per cui la taratura dei ritardi è anche più semplice...

[capitan_crasy]

Documento ufficiale AMD "BIOS and Kernel Developer's Guide for AMD" pagina 18...

[Cloud76]

Originariamente inviato da bjt2

Ci sono scritte talmente tante cose che a me era sfuggito il fatto degli 8Gb per modulo... Poi il fatto del limite di 2 DIMM per le DDR2 1066 lo sapevo, ma non capisco il limite di due DIMM solo per le DDR3 1066... Inoltre il Phenom supporta anche le DDR3 800, per cui la taratura dei ritardi è anche più semplice...

Cosa?
Supporta al massimo 2 moduli DDR2 1066?
Questo vuol dire che se si mettono 4 moduli non si potrà overcloccarli oltre un certo limite allora?
Mi puoi "delucidare" un attimino su questa cosa?

Originariamente inviato da capitan_crasy

K10 Phenom 0Fh processors: compatitibile con le DDR3!

Documento ufficiale AMD "BIOS and Kernel Developer's Guide for AMD" pagina 18...

Ma cosa è il 0Fh? Il K10 non è il 10H? E' una nuova versione?

[bjt2]

Originariamente inviato da capitan_crasy

Documento ufficiale AMD "BIOS and Kernel Developer's Guide for AMD" pagina 18...

Quelle sono le differenze rispetto ai K8... La famiglia 0Fh è il vecchio A64 X2 / Opteron dual core... E le differenze sono tantissime (quelle sono solo una parte)

Originariamente inviato da Cloud76

Cosa?
Supporta al massimo 2 moduli DDR2 1066?
Questo vuol dire che se si mettono 4 moduli non si potrà overcloccarli oltre un certo limite allora?
Mi puoi "delucidare" un attimino su questa cosa?

Semplicemente non sono supportate più di una DIMM per canale a 1066, almeno ufficialmente... E' chiaro che poi magari con un po' di overvolt e con il turnaround di 2T magari ci si arriva... E magari anche di più (visto che i moltiplicatori arriveranno almeno a 1600, per la compatibilità con le DDR3...)

Originariamente inviato da Cloud76

Ma cosa è il 0Fh? Il K10 non è il 10H? E' una nuova versione?

Vedi sopra...

[capitan_crasy]

Originariamente inviato da Cloud76

Cosa?
Supporta al massimo 2 moduli DDR2 1066?
Questo vuol dire che se si mettono 4 moduli non si potrà overcloccarli oltre un certo limite allora?
Mi puoi "delucidare" un attimino su questa cosa?

Dovrebbe essere la stessa cosa con i primi Athlon64 e i moduli DDR 400.
Secondo le specifiche dei primi AMD64 la CPU riusciva a gestire le DDR a 400Mhz con solo due moduli; in aggiunta di altri la frequenza si abbassava a 333Mhz.

[capitan_crasy]

AMD alla presentazione del K10 Barcelona ha rilasciato vari documenti ufficiali tra qui la guida per la creazione dei bios del il K10 chiamato "BIOS and Kernel Developer's Guide for AMD"
Clicca qui per il download del documento.

bjt2 con molta pazienza sta leggendo questo documento e grazie al suo impegno stanno uscendo cose molto interessanti sul K10:

Originariamente inviato da bjt2

Cose notabili:
- E' pieno di riferimenti alla memoria DDR3 e già spiega come un BIOS deve configurare il controller per la DDR3, con tutti i registri nuovi specifici per la DDR3 che non ci sono per le DDR2 (quindi a che pro inserire registri specifici per le DDR3 se poi la CPU non la supportasse? )
- Parla di varie versioni di CPU, ma non specifica che la revisione corrente NON supporta le DDR3
- Ci sono cose interessantissime per i sistemi multiCPU del tipo:
- Come configurare sistemi con CPU dal clock diverso
- Non sono supportati sistemi misti Barcelona / Vecchi Opteron: in tal caso funzionerà in single CPU
- Su sistemi multiCPU i clock dei controller della memoria sono uguali tra tutte le CPU
- Per sistemi a 2 CPU è possibile collegare le 2 CPU con due link in parallelo, posto che siano entrambi a 8 o 16 bit, per aumentare la banda tra le CPU
Poi ancora:
- Il controller RAM non può essere impostato ad una velocità inferiore alla metà della CPU (cioè se la CPU va a 2GHz il NB deve andare ALMENO a 1GHz)
- Il clock minimo di ogni core è 400MHz
- Il clock base è 100MHz (DDR)
- Ogni clock (HTT, CPU, NB) è derivabile con un moltiplicatore da 1 a ?? (devo ancora arrivare a leggere) più un divisore di 1, 2, 4, 8 o 16
- Il clock massimo di un link HT deve essere pari a quello del NB : ecco perchè ci sono versioni di Phenom con link HT di 3, 3,2 3,4 e 3,6 GHz : la frequenza nominale del controller RAM è esattamente la metà di quella indicata (quella frequenza è DDR)

Pagina 60 del PDF:

EDIT:

Dice specificamente che non si possono mischiare sullo stesso canale memorie buffered e un buffered, ECC e non ECC e DDR2 con DDR3. Specifica esplicitamente che non si possono mettere assieme DIMM DDR2 e DDR3 nè sullo stesso canale (come è ovvio) nè sui due canali diversi.

Questo perchè la tensione di alimentazione è unica (supporta ufficialmente 1.8V e 1.9V per le DDR2 e 1.5V per le DDR3... Anche questo è scritto nel PDF)

Altri indizi... Pagina 66...

Note: If DDR3 memory is used and the target frequency is greater than 400 MHz, then BIOS must perform two initialization passes for certain steps during the DCT/DRAM initialization; the first pass BIOS configures MEMCLK frequency to 400 Mhz, while the second pass BIOS configures MEMCLK frequency to the target frequency.

Program F2x[1, 0]94[Ddr3Mode], based on the platform and DIMM type.

Nei vari registri sono indicate le frequenze:

DDR2: da 200 a 533 (da 400 a 1066), con una sola DIMM per canale supportata a 1066
DDR3: da 400 a 800 (da 800 a 1600). Le DDR3 1600 non sono specificate nella tabella postata dalla news, perchè non sono ancora ufficializzate, ma il controller può essere già impostato a 1600, magari overcloccando una 1333

Allora...
Appena fatto il reset, il BIOS deve fare un casino prima di partire. Tutto è disabilitato, compreso il controller RAM. Quindi se gli serve spazio deve configurare fino a 48 KB della cache L1 dati come "RAM" temporanea. Poi su quel documento è spiegato per filo e per segno cosa deve fare il BIOS: tantissimi controlli su che CPU ci sono montate, frequenze ecc... Poi si passa al capitolo controller RAM: deve determinare quanti e quali dimm ci sono, leggere gli SPD e fare la taratura dei ritardi delle linee. Per le DDR3 deve fare doppia taratura: la prima a 400 MHz e se le DIMM sono oltre 400 MHz (DDR) deve fare una seconda taratura. Questo ancora prima di fare il POST del BIOS... Nessun doppio boot, mi pare di aver capito...

No, è solo un esempio, purtroppo... Fa vedere come funziona l'algoritmo per calcolare i P-states migliori per il mix di processori (in quel caso 4)... E' confermato che il bios può settare in partenza i vari P states e la CPU SENZA NESSUN INTERVENTO DI DRIVER li può variare. Si possono al massimo settare i valori minimi di performance sotto cui non scendere mai (per esempio disabilitando del tutto l'abbassamento di clock), settare i valori MASSIMI di performance in caso di surriscaldamento, settare i valori massimi di performance in caso di superamento di una certa temperatura, ecc... Insomma è un casino... Ma tutto molto interessante!

Infatti in quel famoso PDF ( ) è previsto il supporto a 3 CPU e specifica che il BIOS deve avere una opzione per disabilitare un core per i SO legacy che supportano solo un numero di core potenza di 2 (quali sono? ).
In ogni caso ciò non esclude che possano esistere X4 con un core non funzionante rimarcati come X3. Questo perchè nel PDF è specificato che per la RAS (affidabilità), il BIOS al POST deve controllare tutte le CPU e non abilitare quelle malfunzionanti (perchè al boot è abilitato solo il core 0... Ovviamente se il core ad essere malfunzionante è quello zero la CPU dovrebbe essere buttata, a meno che al livello di fabbricazione non rinominino una delle CPU funzionanti come nuova CPU 0...)

Memorie DDR2/DDR3 a 1066Mhz

Ci sono scritte talmente tante cose che a me era sfuggito il fatto degli 8Gb per modulo... Poi il fatto del limite di 2 DIMM per le DDR2 1066 lo sapevo, ma non capisco il limite di due DIMM solo per le DDR3 1066... Inoltre il Phenom supporta anche le DDR3 800, per cui la taratura dei ritardi è anche più semplice...

Semplicemente non sono supportate più di una DIMM per canale a 1066, almeno ufficialmente... E' chiaro che poi magari con un po' di overvolt e con il turnaround di 2T magari ci si arriva... E magari anche di più (visto che i moltiplicatori arriveranno almeno a 1600, per la compatibilità con le DDR3...)

-----------------

Per quanto riguarda la questione del RAS... Sempre da quel famoso PDF ( ), sono notizie che non ho riportato perchè riguardano i server... La sigla RAS sta per tutte le cose che il barcelona supporta per quanto riguarda l'affidabilità. Di seguito le indico, con un asterisco (*) per le caratteristiche che supportava anche il precedente K8:

- DDR2 registered con ECC e supporto chip kill (se uno dei chip del modulo RAM è morto, si può comunque usare) (*)
- Hardware scrubber della RAM con velocità di scansione programmabile: una logica per fare una scansione di tutta la RAM e per correggere gli errori ECC correggibili oppure per correggere immediatamente una locazione con errore ECC (*)
- Machine Check Exception e contatori di errori cache, I/O e memoria, per avere statistiche sull'affidabilità e mandare allarmi o predire danneggiamenti a RAM o link I/O (*)
- HT link retry: ristrasmissione di pacchetti HT corrotti. Solo HT 3.0 .
- Ridondanza memoria: possibilità, con moduli RAM con 2 o 4 banchi, di avere ridondanza della memoria. Una sorta di RAID 0 della memoria.
- Possibilità di disabilitare core non funzionanti e far partire lo stesso il sistema.

E altre cosucce meno importanti...

Gli affinamenti che dice che verranno nello step B2 sono dovuti ad una tabella all'inizio del PDF dove si dice le feature che saranno implementate in uno step successivo (sempre relative al RAS)... Roba di poco conto per noi utenti home (anche perchè saranno abilitate solo per le versioni Opteron, a parte, forse, la disabilitabilità dei core che è utile anche in ambito desktop)...

In continuo aggiornamento...

Un grazie bjt2 per l'impegno svolto nel tradurre il documento AMD!!!

[blade9722]

Originariamente inviato da capitan_crasy

Dovrebbe essere la stessa cosa con i primi Athlon64 e i moduli DDR 400.
Secondo le specifiche dei primi AMD64 la CPU riusciva a gestire le DDR a 400Mhz con solo due moduli; in aggiunta di altri la frequenza si abbassava a 333Mhz.

Era cosi' anche con il chipset Nforce2 e le DDR: instabile con piú di un modulo a 200MHz, solo che non lo scrivevano da nessuna parte.

[capitan_crasy]

Originariamente inviato da blade9722

Era cosi' anche con il chipset Nforce2 e le DDR: instabile con piú di un modulo a 200MHz, solo che non lo scrivevano da nessuna parte.

L'esempio non calza, in quando Athlon XP non aveva il controller integrato nel core, ma dipendeva dal chipset.
Nel caso del K10 e K8 dipende unicamente dalla CPU e il problema non è l'instabilità del sistema ma dall' eccessivo rumore elettrico generato da più di due moduli RAM installati...

[bjt2]

Originariamente inviato da capitan_crasy

AMD alla presentazione del K10 Barcelona ha rilasciato vari documenti ufficiali tra qui la guida per la creazione dei bios del il K10 chiamato "BIOS and Kernel Developer's Guide for AMD"
Clicca qui per il download del documento.

bjt2 con molta pazienza sta leggendo questo documento e grazie al suo impegno stanno uscendo cose molto interessanti sul K10:



In continuo aggiornamento...

Un grazie bjt2 per l'impegno svolto nel tradurre il documento AMD!!!

Prego. Avevo finito di leggerlo, ma visto che mi sono sfuggite delle cose, lo rileggerò per bene al più presto!

Piuttosto sembra che il triple core sia ufficiale!

http://www.fudzilla.com/index.php?op...3077&Itemid=35

[billuzzo]

Giorno a tutti gente , volevo dirvi un mio parere riguardo agli x3.
Gli x4 processori top di gamma
Gli x3 combatterebbero contro i core duo di intel ( ovviamente a una frequenza più bassa e tdp basso senza salire in frequenza).
Gli x2 diventerebbero dei (sempron).Praticamente la fascia bassa.
Infine gli x1 ( mono core ) potrebbero venderli solamente agli oem.
Potrebbe mai succedere questo? Voi che ne pensate?

Ciao a sentirci a presto

[capitan_crasy]

Originariamente inviato da bjt2

Prego. Avevo finito di leggerlo, ma visto che mi sono sfuggite delle cose, lo rileggerò per bene al più presto!

Piuttosto sembra che il triple core sia ufficiale!

http://www.fudzilla.com/index.php?op...3077&Itemid=35

C'erano delle voci in rete dove dicevano che AMD avrebbe fatto qualcosa per "rovinare" IFD di Intel, ma addirittura presentare o annunciare una CPU triple core mi sembra un ottima mossa; fermo restando che FUDZILLA abbia ragione...

[Shang Tsung]

Chissà: certo è che al momento non esistono triple core da parte di intel.

D'altra parte cio' che conta non è molto cosa c'è dentro: contano le prestazioni relativamente al prezzo.

Magari amd al momento non è in grado di fare dei dual core con frequenze accettabili e potrebbe usare i triple core a combattere contro i dual core intel , posizionandosi nella stessa fascia di prestazioni e prezzo.

Poi magari quando riusciranno a salire vertiginoasmente di frequenze, magari tirano fuori anche i dual core.

Certo è che una soluzione quad nativa è molto flessibile, quindi amd se la puo' giocare come vuole, cio' 4,3,2,1 processore in un unico package.

[bjt2]

Originariamente inviato da capitan_crasy

C'erano delle voci in rete dove dicevano che AMD avrebbe fatto qualcosa per "rovinare" IFD di Intel, ma addirittura presentare o annunciare una CPU triple core mi sembra un ottima mossa; fermo restando che FUDZILLA abbia ragione...

Su quel PDF non c'è scritto quello che dici nella prima parte della frase... Però un trial core con lo scopo di spremere il più possibile dall'acquirente con la segmentazione del mercato ci sta tutto... Tutto è partito con i moltiplicatori frazionari degli A64 per avere incrementi di 100 MHz invece di 200 MHz...

[Cloud76]

Originariamente inviato da capitan_crasy

C'erano delle voci in rete dove dicevano che AMD avrebbe fatto qualcosa per "rovinare" IFD di Intel, ma addirittura presentare o annunciare una CPU triple core mi sembra un ottima mossa; fermo restando che FUDZILLA abbia ragione...

Infatti, anche a me sembra una buona cosa, se il costo sarà vantaggioso sarà una ottima scelta.
E poi francamente me lo aspettavo... non ho mai capito perchè si debba per forza di cose raddoppiare ogni volta: da uno a due core, da due a quattro core, già ci sono voci degli otto core, poi si passerà a sedici e via dicendo... fare gli intermezzi a 3, 6, 9 o 12 core fa schifo?
Anche la RAM va così: 512, 1024, 2048, 4096... siamo su quantitativi piuttosto elevati, è ora di dare qualche alternativa dato che oramai quasi sempre i moduli si montano a coppia; fare un 2 x 1536 (ottimo per i sistemi a 32 bit viste le limitazioni) o un 2 x 3072 sarebbe una buona alternativa rispetto ad un 2 x 2048 o un 2 x 4096.
Discorso analogo per le VGA, a parte con le 8800 che hanno quantitativi di RAM più anomali per ovvi motivi architetturali.

[ninja750]

senza ricevere come risposta le immagini di captain si sa quando arriverà in redazione di hwupgrade il barcelona da testare?

[overclock80]

Quella dei triple core mi sembra un ottima trovata da parte di AMD.

Come ha detto chi mi ha preceduto, in tal modo segmentano ancora meglio il mercato.

Direi che economicamente per AMD però ha senso solo se si tratta di quadcore nativi con un core fallato e quindi è un modo per ricavare una cpu che può dare ottime prestazioni invece che buttarla, un pò come accade ed accadeva con le cpu di fascia bassa con parte della cache fallata, se non ricordo male.

Aumenterebbe la quantità di cpu buone per wafer e quindi la resa. In caso contrario "bruciare" un quad per aver un triple non ha molto senso, almeno in questa fase di introduzione nella quale le rese con credo siano ancora molto elevate.

Sia come sia, sono curioso di vedere questi AMDX3 all'opera.

[gi0v3]

Originariamente inviato da overclock80

Quella dei triple core mi sembra un ottima trovata da parte di AMD.

Come ha detto chi mi ha preceduto, in tal modo segmentano ancora meglio il mercato.

Direi che economicamente per AMD però ha senso solo se si tratta di quadcore nativi con un core fallato e quindi è un modo per ricavare una cpu che può dare ottime prestazioni invece che buttarla, un pò come accade ed accadeva con le cpu di fascia bassa con parte della cache fallata, se non ricordo male.

Aumenterebbe la quantità di cpu buone per wafer e quindi la resa. In caso contrario "bruciare" un quad per aver un triple non ha molto senso, almeno in questa fase di introduzione nella quale le rese con credo siano ancora molto elevate.

Sia come sia, sono curioso di vedere questi AMDX3 all'opera.

da quello che ho capito io il tricore dovrebbe essere nativo, non risultato di un quad fallato...il die ha una dimensione inferiore a quello del quad, quindi sono 2 prodotti diversi...che poi i quad con un core fallato li si possa vendere come x3 è fior di dubbio, ma qua si parla di una linea di produzione differente...chissà che stepping ha e quanto riescono a farli salire ( non mi picchiate, era troppo bello per non scriverlo ho letto 15 pagine di disquisizioni sugli step dei barcelona in questo thread, almeno mi faccio 2 risate )

[overclock80]

Originariamente inviato da gi0v3

da quello che ho capito io il tricore dovrebbe essere nativo, non risultato di un quad fallato...il die ha una dimensione inferiore a quello del quad, quindi sono 2 prodotti diversi...che poi i quad con un core fallato li si possa vendere come x3 è fior di dubbio, ma qua si parla di una linea di produzione differente...chissà che stepping ha e quanto riescono a farli salire ( non mi picchiate, era troppo bello per non scriverlo ho letto 15 pagine di disquisizioni sugli step dei barcelona in questo thread, almeno mi faccio 2 risate )

Nativo?

Ok, ma a questo punto il vantaggio, a parte la migliore segmentazione del mercato dove sta?

Nuova linea produttiva, quindi rese iniziali non eccezionali (anche se magari sono già elevate, non si può saperlo) e nessuna possibilità di recuperare come tricore un quadcore riuscito male.

A meno che con tre core non riescano a farlo scalare molto in frequenza tanto da poter tenere testa ad un quad, almeno fino a quando non salgono le frequenze dei quad.

[astroimager]

Originariamente inviato da overclock80

Nativo?

Ok, ma a questo punto il vantaggio, a parte la migliore segmentazione del mercato dove sta?

Nuova linea produttiva, quindi rese iniziali non eccezionali (anche se magari sono già elevate, non si può saperlo) e nessuna possibilità di recuperare come tricore un quadcore riuscito male.

A meno che con tre core non riescano a farlo scalare molto in frequenza tanto da poter tenere testa ad un quad, almeno fino a quando non salgono le frequenze dei quad.

Secondo il mio modesto parere, per ora è solo un azzardo cercare di carpire dalle criptiche mosse di AMD quali siano i piani per ritornare leader nel settore.
[anch'io azzardo] Per quello che ne sappiamo, magari questo dell'X3 era un jolly progettato da mesi, o al contrario è stato pensato molto più di recente, per prendere tempo - come già detto da altri - e presentare i modelli più spinti di X4 quando i tempi saranno più maturi dal lato frequenze/consumo e, non dimentichiamolo, dal lato software.
Comunque, una volta che sei "padrone" di una tecnologia, non è semplice per noi capire se sia o meno conveniente una mossa come questa da un punto di vista dei costi produttivi. Sarebbe assurdo se AMD avesse preso questa decisione senza cognizione di causa, così per far parlare di sé. Spero, anzi credo sia così, avrà fatto i suoi conti.

Di certo, da un punto di vista di marketing, farsi sentire con novità inaspettate non può che fare bene in questa situazione, quindi vedo positivamente questo annuncio ufficioso.

Dal nostro punto di vista, invece, francamente vedo un vantaggio relativo, basti vedere la situazione Intel, dove la CPU con 4 core risulta in moltissimi casi più conveniente delle altre. Ma io ragiono evidentemente con parametri sballati.

[capitan_crasy]

Signori e se il fantomatico Phenom X3 fosse il padre del Phenom X2?
La mia è soltanto un ipotesi legata all'assoluta mancanza di informazioni sul Phenom X2, ma è probabile che AMD abbia pensato ai phenom X2 come CPU strettamente legata alla produzione del Phenom X3.
In pratica una sola linea produttiva di CPU triple core dove il modello X2 viene appositamente creato disattivando un core.
Se notate AMD ha distribuito immagini e informazioni SOLO di CPU Quad core, niente per quando riguarda un K10 dual core; infine questa presunta presentazione o annuncio ufficiale di una CPU a tre core...
Perchè AMD non parla del Phenom X2 ma presenta un Phenom X3?