[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[capitan_crasy]

Originariamente inviato da NODREAMS

Ma le seguenti CPU,avranno anche una GPU integrata??? Perché se davvero le dx12 saranno capaci di sfruttare l'integrata della CPU assieme alla discreta, e AMD non adotta tutto ciò, allora siamo punto e a capo,perché oltre all'Ipc inferiore ci sara sempre l'integrata a fare la differenza.

Secondo le Roadmap di AMD, ZEN non avrà nessuna GPU integrata, per quello ci saranno le APU.
Comunque il supporto alle DX12 le avranno dalle APU Kaveri in su ma non cambierà di certo le prestazioni in maniera drastica...
IL supporto alla GPU inattiva è un po uno specchietto per le allodole, ovvero si potrà fare ma resterà comunque una palla al piede per via della scarsa potenza e la scarsa banda della IGP...

[feldvonmanstein]

Originariamente inviato da capitan_crasy

Secondo le Roadmap di AMD, ZEN non avrà nessuna GPU integrata, per quello ci saranno le APU.
Comunque il supporto alle DX12 le avranno dalle APU Kaveri in su ma non cambierà di certo le prestazioni in maniera drastica...
IL supporto alla GPU inattiva è un po uno specchietto per le allodole, ovvero si potrà fare ma resterà comunque una palla al piede per via della scarsa potenza e la scarsa banda della IGP...

apu che al loro interno avranno core zen, 4+ht se nn erro.
le cpu pure basate sempre su zen chi sa come le chiameranno!? oltre a questo dite che permarrà dicitura fx oppure tenteranno di smacchiare la nomea nn eccellsa che permane agli occhi delle masse?.

[capitan_crasy]

Originariamente inviato da feldvonmanstein

apu che al loro interno avranno core zen, 4+ht se nn erro.
le cpu pure basate sempre su zen chi sa come le chiameranno!? oltre a questo dite che permarrà dicitura fx oppure tenteranno di smacchiare la nomea nn eccellsa che permane agli occhi delle masse?.

Per il momento non ci sono in roadmap APU con architettura ZEN almeno fino al 2016, le CPU con tale architettura avranno ancora la dicitura FX...

[Free Gordon]

Originariamente inviato da capitan_crasy

Per il momento non ci sono in roadmap APU con architettura ZEN almeno fino al 2016, le CPU con tale architettura avranno ancora la dicitura FX...

Ti riferisci a questa slide?
http://s12.postimg.org/zct3f0uh9/AMDCPUPlatforms_M.jpg

In effetti qui non si vede la scritta Zen sul settore APU...
Quindi dovrebbero essere delle evoluzioni di Excavator, quindi sempre CMT, le APU di 7° gen.... In un certo senso la cosa mi incuriosisce molto.

A sto punto sono davvero curioso di capire quanto sono scesi coi consumi con Carrizo...e quindi quando hanno reso efficiente l'architettura di BD dal punto perf/watt sul single thread (vero punto dolente di BD). Ovvio che si dovrà anche valutare le frequenze... me ne fregherebbe poco di avere dei moduli CMT che consumano 1watt in load...@1.5ghz. LOL


Invece, altra possibilità drammatica...è che HSA non possa funzionare con un'architettura diversa dal CMT. E quindi siano costretti a portare avanti quel rottame di CMT anche nel 2016 e oltre...

[capitan_crasy]

Originariamente inviato da Free Gordon

Ti riferisci a questa slide?
http://s12.postimg.org/zct3f0uh9/AMDCPUPlatforms_M.jpg

Si...

Invece, altra possibilità drammatica...è che HSA non possa funzionare con un'architettura diversa dal CMT. E quindi siano costretti a portare avanti quel rottame di CMT anche nel 2016 e oltre...

HSA non dipende certo da quello...
E probabile che usciranno APU e architettura ZEN nel 2017 con la nuova architettura GPU...

[Free Gordon]

Originariamente inviato da capitan_crasy

Si...
HSA non dipende certo da quello...

mmmh...mah..
è possibile non siano in grado di integrare una GPU con HSA full nel core Zen.. altroché. (questo intendevo)

Certo, dopo qualche tempo lo faranno.. ma è proprio questo che mi preoccupa.

Sinceramente spero che il motivo sia che con Carrizo son riusciti a tirar fuori qualcosa di incredibile perf/watt per i 28nm e che quindi possano utilizzarlo con profitto anche nel 2016 col nuovo pp che darà un boost pazzesco lato perf/watt.

[Free Gordon]

Originariamente inviato da Bivvoz

Avrebbe senso per AMD sbattersi a fare una nuova apu con un nuovo socket e nuovi controller per le ddr4 ancora con la stessa architettura di carrizo?

Sicuramente si "sbatte" mooolto di meno a fare un Carrizo con supporto a ddr4, sul socket nuovo che a riprogettare l'apu in toto con zen sotto.

[davo30]

Penso semplicemente che vedremo una situazione simile all'uscita di Llano e Bulldozer. L'APU con architettura precedente, e le CPU con la nuova architettura. In fondo lato APU, per il settore che devono coprire, l'architettura BD momentaneamente va piu che bene.

[capitan_crasy]

Originariamente inviato da Bivvoz

Però in quella slide si parla anche di una nuova generazione di apu, apu che avranno lo stesso socket delle cpu fx con zen.
Possibile che lo stesso socket supporti architetture così diverse?

Avrebbe senso per AMD sbattersi a fare una nuova apu con un nuovo socket e nuovi controller per le ddr4 ancora con la stessa architettura di carrizo?

Forse questa serie nuova di apu non uscirà subito, ma secondo me questa settima generazione che vediamo rappresentata nella slide sarà con core zen.

Due punti...
AMD non ha specificato che la settima generazione fosse con il core ZEN ed è strano dato che per le CPU FX lo ha fatto in due slide; se le nuove APU fossero veramente con l'architettura ZEN non avrebbe senso non specificarla in roadmap.
Il doppio controller DDR3/DDR4 era un (vecchio) rumors su Carrizo tuttavia dovrebbe essere utilizzata solo per il mobile tranne ovviamente compatibilità pin to pin con con l'infrastruttura FMx..

Originariamente inviato da Free Gordon

mmmh...mah..
è possibile non siano in grado di integrare una GPU con HSA full nel core Zen.. altroché. (questo intendevo)

Certo, dopo qualche tempo lo faranno.. ma è proprio questo che mi preoccupa.

Sinceramente spero che il motivo sia che con Carrizo son riusciti a tirar fuori qualcosa di incredibile perf/watt per i 28nm e che quindi possano utilizzarlo con profitto anche nel 2016 col nuovo pp che darà un boost pazzesco lato perf/watt.

Nel consorzio HSA ce anche ARM che non c'entra una cippa con le architetture X86 di AMD, quindi in questo caso ZEN o non ZEN le prossime CPU/APU di AMD saranno pienamente compatibili con HSA...

[plainsong]

Originariamente inviato da capitan_crasy

Due punti...
AMD non ha specificato che la settima generazione fosse con il core ZEN ed è strano dato che per le CPU FX lo ha fatto in due slide; se le nuove APU fossero veramente con l'architettura ZEN non avrebbe senso non specificarla in roadmap.

Quoto, le slide lasciano intendere che la prossima generazione di apu non equipaggerà il core Zen, presumibilmente ripiegando su Excavator (il che peraltro confermerebbe i leaks diffusi qualche tempo fa da sweclockers.com relativi al progetto Bristol Ridge. Qualora anche le specifiche per la piattaforma Summit Ridge di 8 core Zen (+SMT) con 95W TDP venissero confermate, avremmo buone probabilità di trovarci di fronte un bel mostriciattolo).

[Free Gordon]

Originariamente inviato da davo30

In fondo lato APU, per il settore che devono coprire, l'architettura BD momentaneamente va piu che bene.

Anche questo è vero.

[paolo.oliva2]

Originariamente inviato da davo30

Penso semplicemente che vedremo una situazione simile all'uscita di Llano e Bulldozer. L'APU con architettura precedente, e le CPU con la nuova architettura. In fondo lato APU, per il settore che devono coprire, l'architettura BD momentaneamente va piu che bene.

Se facessero così, vorrebbe dire che le CPU avrebbero tutte le carte in regola per essere competitive... presto detto.
AMD in questi anni ha spinto gli APU nè più nè meno perchè il prodotto con le possibilità silicio e CMT + IGP è più che valido, specie nei 45W/65W dove il 28nm Bulk GF ha una resa migliore. SE a sto punto AMD butterà fuori la nuova architettura ma non come APU ma come FX, vorrebbe dire che darebbe la priorità al settore server e di qui desktop, ma è ovvio che per puntare questo, cioè potenze alte, DEVE avere un rapporto prestazioni/consumo ottimo, è ovvio che questo lo si avrebbe con il silicio e di qui dal rapporto PP e miniaturizzazione.

[paolo.oliva2]

Vorrei aggiungere una cosa alle mie speculazioni circa la L2 inclusiva e aumento di IPC.
Tempo addietro si era appresa una notizia circa un die nativo 16 core Zen ed unendo questo alle supposizioni di gestione di 2 TH a core, mi sembra palese che AMD non credo che pensi ad un 16 core 32 TH come base di un die nativo...

Se le info sulla L2 che passa da esclusiva a inclusiva e della L3 che rimane esclusiva fossero vere, è naturale che non si possa pensare ad un approccio TH stile Intel, almeno sulla teoria che un modulo non possa condividere i dati sulla sua L2 al modulo successivo perchè sarebbe necessario passare per la L3.

La mia teoria è che in Intel (a grandi linee) il TH aggiuntivo venga gestito a core tramite una L1 veramente piccola (questo perchè suppongo che debba essere svuotata (se non con pipeline aggiuntive) e veloce, perchè i 2 TH non possono coesistere nello stesso tempo), ed è chiaro che Intel ha avuto (e necessitato) di anni per metterlo a puntino. L'approccio AMD potrebbe essere una sorta di TH aggiuntivo ma non gestito da 1 core ma utilizzando il core libero nello stesso modulo (quando non occupato o comunque non occupato al 100%) perchè in fin dei conti è come se fosse una replica del TH logico di Intel ma fisico su 2 core.

E' chiaro che l'approccio Intel garantisca una potenza superiore nel caso che tutti i core siano occupati, ma teoricamente il TH di AMD sarebbe fisico e non logico, e dovrebbe garantire prestazioni superiori con una applicazione ST, semplicemente perchè si baserebbe su 2 L1 distinte e su pipeline altrettanto distinte, senza obbligo di loop a vuoto per svuotarle.
Del resto... un approccio stile Intel sarebbe possibile unicamente accorciando la lunghezza delle pipeline al minimo indispensabile, appunto perchè più è lunga e più sono lunghi i cicli per svuotarla... e non mi sembra che le info su AMD circa Zen siano mirate a questo...


sia più funzionale

[paolo.oliva2]

Originariamente inviato da gridracedriver

però da ciò che dicono pare sia tutto inclusivo, anche la L3
cosa comporterebbe ciò?

http://i0.wp.com/www.unlockpwd.com/w...size=600%2C339

Non ho la competenza... ma una cosa sarebbe a modulo (cioè inclusiva per quel modulo) e tutt'altro se globale... perché (credo) non sia possibile implementare moduli e core senza qualche cosa di complesso.
Mi lascia perplesso comunque tutto ciò. .. perché avere una architettura più simile ad Intel (e quindi difficilmente superiore e ottimisticamente alla pari, tutto ricadrebbe sul silicio e sull'evoluzione di esso.
Cioè... abbiamo visto che Intel si può permettere di realizzare X varianti della stessa architettura (die nativi X4, X8 e maggiore di X8) e di queste variati affinare un PP silicio esclusivo, a seconda se maggiori prestazioni o minor consumo. AMD questo non lo può né fare né avere, quindi quali chance potrà mai avere?
Se io non posso competere con lo stesso sistema, mi pare ovvio che la soluzione (che abbia successo o meno), sia in una alternativa... quindi io supporrei che per quanto possa implementare AMD con Zen, comunque non può copiare le caratteristiche di Intel perchè avrebbe già perso in partenza.

E poi mi sembra assurdo che lo si faccia proprio quando le caratteristiche di architettura Intel e silicio dimostrino dei limiti che qualcosa comunque va cambiato. Cioè... finchè il numero di core non è alto (e questo è imposto dal silicio), allora grandezza di L3, aggiunta di L4 e qualsivoglia avrebbe un impatto minimo... ma se ipotizziamo un 14nm o ancor più, quindi con un silicio che per 130W TDP potrebbe essere 16 core e più, cacchio... cache inclusiva e quant'altro avrebbero dimensioni importanti... e commercialmente AMD, rimanendo in cache esclusiva, potrebbe comunque realizzare una alternativa perchè a priori avrebbe un numero di transistor ben inferiore, che poi sia planare e non 3D, va sempre considerato che a parità di bontà PP, la possibilità di proci fallati è proporzionale al numero di transistor.

[Mister D]

Originariamente inviato da gridracedriver

tra l'altro alcune speculazioni su un possibile PP

http://www.bitsandchips.it/50-enterp...ormance-di-ibm

li sposta a Dresda e dovrebbere essere pronti per il 2016 per il power 8 e 9


"Ebbene, GlobalFoundries sembra aver preso la palla al balzo per iniziare lo sviluppo di un nodo High Performance in grado, secondo la propria dirigenza, di offrire le medesime prestazioni dei 14nm FinFET al costo dei 28nm planari: “During the question and answer session I asked Dr. Caulfield about GlobalFoundries SOI plans. He replied that they are developing a 22nm process in Malta for manufacturing in Dresden. The goal is 14nm FinFET performance at 28nm costs”.

L'avevo letta l'altro giorno sul bits e devo dire che è una notizia che mi fa ben sperare perché così amd potrebbe avere una tripla scelta: 14 finfet by samsung/GF, 16 finfet by TSMC e i 22 ET-SOI by IBM/GF. Cavolo ma ragazzi quando AMD ha avuto tanta scelta? Stavolta deve assolutamente approfittare per farsi fare vari prototipazioni e verificare quello che meglio si adatta alla nuova architettura oltre che avere rese produttiva migliore e costo inferiore. Cioè per me è tanta roba davvero!!!

Ci deve essere un'errore però nella news. Perché i power 8 sono già in produzione e usano già i 22 PD-SOI, penso che questo sia uno sviluppo di questo pp di ibm volto a migliorare costi e prestazioni in modo da offrire a ibm in primis un pp migliore per i prossimi power n che potrebbero essere power8+ e power9 come già successo con il power 7 su 45 SOI e power 7+ su 32 soi.

[sgrinfia]

a

[digieffe]

Originariamente inviato da Mister D

L'avevo letta l'altro giorno sul bits e devo dire che è una notizia che mi fa ben sperare perché così amd potrebbe avere una tripla scelta: 14 finfet by samsung/GF, 16 finfet by TSMC e i 22 ET-SOI by IBM/GF. Cavolo ma ragazzi quando AMD ha avuto tanta scelta? Stavolta deve assolutamente approfittare per farsi fare vari prototipazioni e verificare quello che meglio si adatta alla nuova architettura oltre che avere rese produttiva migliore e costo inferiore. Cioè per me è tanta roba davvero!!!

Ci deve essere un'errore però nella news. Perché i power 8 sono già in produzione e usano già i 22 PD-SOI, penso che questo sia uno sviluppo di questo pp di ibm volto a migliorare costi e prestazioni in modo da offrire a ibm in primis un pp migliore per i prossimi power n che potrebbero essere power8+ e power9 come già successo con il power 7 su 45 SOI e power 7+ su 32 soi.

scusate ma se Zen dovrà essere pronto fra un anno, ncora devono sgliere il PP ?

[capitan_crasy]

Originariamente inviato da digieffe

scusate ma se Zen dovrà essere pronto fra un anno, ncora devono sgliere il PP ?

Io aspetto che AMD tolga completamente il veto sulle caratteristiche di ZEN, forse anche in questo caso c'entra il processo produttivo, che sia quello di Samsung oppure quello di TSMC; sono più che sicuro che non siano i 22nm IBM...

[davo30]

Originariamente inviato da capitan_crasy

Io aspetto che AMD tolga completamente il veto sulle caratteristiche di ZEN, forse anche in questo caso c'entra il processo produttivo, che sia quello di Samsung oppure quello di TSMC; sono più che sicuro che non siano i 22nm IBM...

Penso anche io che difficilmente saranno i Soi Ibm. GF ha sempre avuto una certa riluttanza verso il pp soi, non credo che Amd voglia rischiare di rivivere una situazione simile al passaggio 32nm soi/28 bulk. Quindi penso che ci siano in sviluppo dei 14nm Hp da parte di Gf/Sammy, oppure useranno i 16 Tsmc

Inviato dal mio GT-I9505 usando Tapatalk 4

[paolo.oliva2]

Comunque alla fine la scelta ricadra presumibilmente sul silicio il cui mix sarà nel costo/leakage/frequenze in reazione agli obiettivi. Cioè, se come obiettivo ha un profilo server, quindi con alto numero di core e quindi di transistor, risulterebbe più importante avere il più basso leakage che 200MHz di frequenza in più a favore magari di 2 core in più a die.
Comunque... a me pare che una idea sul silicio l'abbiano già. .. perché altrimenti avrebbero realizzato un APU che tutto sommato a 4 o 6 core sarebbe realizzabile con qualsiasi PP basato sotto i 20nm... tirare fuori Zen server/desktop indubbiamente non lo si può fare senza una base silicio idonea.... e non penso, dopo l'esperienza 32nm SOI, solamente sull'aspettativa.