[Thread Ufficiale] Aspettando le nuove CPU AMD Ryzen

[paolo.oliva2]

DOCUMENTO UFFICIALE AMD ZEN6

https://docs.amd.com/v/u/en-US/69163-VenicePMC-pub

https://www.tomshardware.com/pc-comp...r-capabilities

[sbaffo]

Originariamente inviato da paolo.oliva2

DOCUMENTO UFFICIALE AMD ZEN6

https://docs.amd.com/v/u/en-US/69163-VenicePMC-pub

https://www.tomshardware.com/pc-comp...r-capabilities

Ahia, toms parla di ipc single thread non un gran che, sacrificato per il multithreading, mi ricorda il Phenom....

[Evilquantico]

Originariamente inviato da sbaffo

Ahia, toms parla di ipc single thread non un gran che, sacrificato per il multithreading, mi ricorda il Phenom....

No... mannaggia volevo un bel boost in IPC... speriamo che si sbagliano

[paolo.oliva2]

Da quello che ho capito:

Zen 6 vs Zen 5 – differenza concettuale
Zen 5 (e Zen 4 prima)
Zen 5 è l’evoluzione finale del paradigma classico AMD:
core moderatamente larghi
forte attenzione a:
latenza
IPC single-thread
SMT presente, ma non centrale
filosofia:
“Rendere ogni thread il più veloce possibile”
Caratteristiche implicite:
ottime prestazioni ST
buon bilanciamento desktop/gaming
prevedibilità del comportamento

In pratica:
Zen 5 = core efficienti, veloci, ma non estremi

Zen 6
Zen 6 cambia obiettivo:
core molto larghi (8-wide dispatch)
SMT centrale, non accessorio
progettato per:
saturare il backend
mantenere alte prestazioni anche con stalli
focus su throughput, non solo latenza
Filosofia:
“Non rendere il singolo thread perfetto, ma tenere il core sempre occupato”
Conseguenze:
un solo thread non sempre sfrutta tutto il core
due thread ben bilanciati → salto prestazionale netto
più sensibile alla qualità del software / scheduler

Però bisogna considerare che Zen5 N4P e Zen6 N2P... che comporterebbe un aumento della frequenza massima di quasi il 10%... anche se l'IPC ST di Zen6 calasse, difficilmente la perdita sarà superiore all'aumento della frequenza, quindi Zen6 probabilmente avrà una prestazione finale ST superiore a Zen5, mentre più marcato sarà il guadagno MT.
Su questa base, nel game bisognerà vedere quanto inciderà l'aumento della L3 on chiplet e 3D (i 4MB/core senza L3/3D e i 12MB/core con L3 3D rimangono gli stessi, ma in game, a carico core UGUALE, la L3 passerà da 32MB a 48MB e la totale, con l'impilata, da 96MB a chiplet a 144MB), l'IF aumenterà di certo ed idem il supporto alle DDR5.
In MT, già il +50% di core-count, parla da sè.

----------------------------------------------------

Io avevo supposto Zen7 ancora su AM5 per il semplice motivo che il cambio socket (AM5 --> AM6 avverrà in concomitanza con il passaggio alle DDR6, e le DDR6 sarebbero commercialmente idonee verso il 2029-2030).

E' un rumor... però:

https://www.tweaktown.com/news/10942...ex.html?iabc=1

AMD's future-gen Zen 8 'Penelope' and Zen 9 'Nemesis' CPU leaks, both on new AM6 socket

TL;DR: AMD's future Zen CPU roadmap reveals Zen 6 ("Medusa"), Zen 7 ("Prometheus") on AM5 socket with DDR5 and PCIe Gen5, followed by Zen 8 ("Penelope") and Zen 9 ("Nemesis") launching around 2029-2033 on the new AM6 socket, supporting DDR6 and PCIe Gen6 for advanced performance and compatibility.

[MisterD.83]

Salve,
guardate che state ragionando su un assunto scorretto di tom's hardware. Dare priorità al multithreading non vuol dire per forza regredire in IPC. Anzi un modo per non dovere banalmente replicare i core sprecando spazio è aumentare il ILP di un singolo core e di conseguenza aumentare il suo IPC.

D'altronde le ultime architetture sia di apple che di intel hanno visto progressivamente diventare sempre più wide e l'effetto è stato quello di aumentare l'IPC. Anzi è una cosa voluta. Poi apple ha spinto sul massimizzare compiti singole thread per poi avere vantaggi in MT solo aumentando progressivamente il numero dei core e togliendo i deficit di frequenza quando tutti i core sono in carico.

Intel invece ha iniziato un percorso di rivisitazione delle proprie architetture per i core P e soprattutto gli E aumentando tantissimo i decode e dispachter, appunto passando a 8 wide (i prossimi forse ho letto pure 9 wide) proprio per aumentare ILP e di conseguenza IPC.

Secondo voi AMD, dopo aver negli anni guidato in campo x86 architetture ad alto IPC per quale motivo dovrebbe decidere di diminuire.

Premesso questo ecco cosa vede Gemini 3 facendogli analizzare il manuale:
"In sintesi: cosa aspettarsi?
Dal manuale si capisce che Zen 6 non è un semplice "refresh", ma un redesign profondo. Se Zen 5 era focalizzato sull'efficienza e sulla pulizia dell'architettura, Zen 6 è costruito per la forza bruta:

IPC: L'allargamento a 8-wide suggerisce un incremento IPC a doppia cifra (probabilmente tra il 15% e il 20%).

Focus: È un'architettura nata per i data center (AI e Cloud) che porterà benefici enormi anche lato consumer, specialmente in compiti multi-thread e gaming ad alto refresh rate.

Questo documento "tecnico e asciutto" è la conferma che la presentazione al CES 2026 di cui parlavamo prima sarà basata su un'architettura estremamente solida."

chatgpt fa ragionamenti simili ma è più prudente sull'IPC stimato, soffermandosi di più sul fatto che per tradursi in aumenti corposi di IPC, AMD dovrà per forza migliorare front-end e back-end perché non diventino loro il collo di bottiglia nel passaggio a 8 wide (direi più che corretto come ragionamento).

Concludo augurando buon Natale a tutto il thread!

[paolo.oliva2]

non contesto nulla di ciò che scrivi , anche perchè il mio utilizzo è l'MT, e già l'aumento del 50% del core-count alza e di tanto l'asticella, e già l'aumento dichiarato di AMD del +70% a parità di consumi a tutto tondo in Epyc, prospetterebbe performare +70% di MT su un 9950X, ed è veramente tanto.

Che poi a questo si possa aggiungere frequenze superiori dell'N2P, più margine di OC e quant'altro... è burro.

--------------------------------------

https://videocardz.com/newz/asus-to-...ryzen-am5-cpus

Nuove mobo con supporto EXPO 1.2 e Turbo PBO-BCLK

QUESTE MOBO NON HANNO NULLA A CHE VEDERE CON ZEN5.
L'MC di Zen5 non va oltre DDR5 6400 in configurazione ottimale e BCLK/CO è tappato dall'Agesa... quindi (a fine articolo) con nuove CPU si intende Zen6 (per me).

Commercialmente non si può mettere nuove mobo a gennaio per un Zen6 per settembre 2026, perchè a livello I/O risulterebbero "vecchie" e richiederebbero un refresh per Zen6... quindi, per me, sono per Zen6, per NDA non possono dirlo, al ces (gennaio 2026) AMD annuncia Zen6, comincia la svendita Zen5, 2° trimestre 2026 commercializzazione Zen6.

[paolo.oliva2]

Riportando qua:

Intel esce con Panther tra febbraio e marzo 2026... AMD ha pronto sia Zen6 che l'N3P. Motivi per non commercializzarlo?

La versione 3D di Zen6, uscirà canonicamente almeno 3 mesi dopo la liscia.
Nova ha la L4, quindi Zen6 3D deve uscire prima di Nova, il che anticiperebbe Zen6 liscio sui 6 mesi prima.

Zen6 ES ad aprile mi pare era già su frequenze alte... ciò confermerebbe che per AMD la commercializzazione di Zen6 dipenda dall'affinamento N2P in resa. Con Intel che ha problemi di resa sul 18A, AMD, qualunque sia la data, avrà ugualmente una resa migliore ad Intel (N2 come resa ha il punto di partenza migliore rispetto all'N3/N5, quindi è presumibile che comunque ora l'N2P sia accettabile).

Altri 2 punti:

- Piastre madri NUOVE con dicitura (NUOVE CPU) è evidente che non si tratti di modelli nuovi Zen5, ma per l'NDA non possono parlare di Zen6.-
Il turbo BCLK + PBO è INUTILE per Zen5 in quanto l'AGESA ha messo un blocco (chiunque abbia mobo AM5 + Zen5 lo sa benissimo).
- AMD non MAI fatto refresh di 3D... con Zen5 lo ha fatto. Perchè?
Zen5 3D copre il 70% della domanda... Zen6 liscio difficilmente otterrà più FPS di un Zen5 3D, e se un X12 Zen6 costasse 500€, un 9850X3D a 400/450€ verrebbe percepito come "regalo", ma rappresenterebbe un regalo per AMD, in quanto altro non sarebbe che un 9700X più selezionato con 10$ di L3 3D.
- Perchè le CPU Zen5 hanno comunque un listino basso? Arrow non fa concorrenza, allora perchè?

------------------------

AMD per Zen6 N3P e N2P.
Zen7 N2X o 16A. (Zen7 è un Zen6 con frequenze più alte ed aggiunta istruzioni AI... (UFFICIALMENTE, LISA SU) verrà montato su MI 500 e andrà in commercio entro il 2027.
Zen8 per AM6/PCI6/14A per 2028-2030

P.S.
Nova è un X52 (16 core P + 32 core E + 4 core L), ma il 18A ha problemi di frequenze alte (al momento è sui 5GHz).
AMD non ha soluzioni "economiche" per contrastare Nova in MT... o aumenta il core-count (Chiplet > X12... passare a X16) o aumenta la frequenza (PP N2X vs N2P)

TSMC attualmente ha l'N2P a metà semestre 2026 e l'N2X per il 2027.

Per quello che riguarda l'N2P, è vitale anche per TSMC uscire prima di Intel con una CPU sul 2nm, quindi è probabile che ci sarà un accordo TSMC/AMD per limare il listino wafer per una resa inferiore (Intel non è un concorrente solamente per AMD, lo è ancor di più per TSMC in ottica FAB per terzi)
L'N2X servirebbe per dare quell'aumento di frequenza necessario per sopravvanzare Nova prestazionalmente.

Si dice che Nova X52 ~+10%MT vs Zen6 N2P.
N2X = +10% di frequenza vs N2P.
Zen6 N2P --> Zen7 è un Zen6 (più piccole modifiche) sull'N2X

Dobbiamo considerare un punto: ad Intel costa di meno produrre Nova sul 18A semplicemente perchè le FAB sono sue e non c'è il ricarico che ha AMD con TSMC (questo a parte i 50-60 miliardi spesi per il nodo...)
Virtualmente il maggiore costo area silicio di Nova X52 rispetto a Zen6 X24 potrebbe più o meno essere compensata dalla produzione "in casa" dei wafer anche in relazione al prezzo/prestazioni.
Un Zen6 sull'N2X (ovvero Zen7) con frequenze superiori (e quindi prestazioni superiori), vedrebbe un allineamento dei prezzi listino... e quindi per Intel un difficile allineamento al basso.
Teniamo presente un punto... AMD non ha debiti e quindi guadagnare meno è possibile, per Intel no, perchè ha debiti consistenti e abbisogna di entrate cospique... perchè per essere competitiva a livello di FAB servono soldi da investire sul 14A, non basterebbe solamente ridurre il debito.

[BitCrafter]

ragazzi ma quando è prevista l'uscita di Zen6?
ma è previsto un aumento del clock delle RAM per avere "lo sweet spot"?

[BitCrafter]

Originariamente inviato da BitCrafter

ragazzi ma quando è prevista l'uscita di Zen6?
ma è previsto un aumento del clock delle RAM per avere "lo sweet spot"?

mi accontento anche di un periodo ipotizzato indicativo.
tipo fine anno, q2 2026... ecc..

[paolo.oliva2]

Visto che l'N3P TSMC è disponibile per produzione in volumi e architetturalmente Zen6 pure... direi che per AMD Panther + 18A non rappresenta un problema e pensa chew basti Zen5 N4P (per ciò che si è intravisto, siamo lì... perchè se Intel avesse avuto il prodotto, i confronti li avrebbe fatti su AMD e non sui suoi prodotti Intel7, giusto per scrivere numeri "grossi").

Direi che per certo si andrà non prima del finire del 1° semestre...

https://wccftech.com/amd-shows-off-w...elios-ai-rack/

[mikael84]

Originariamente inviato da paolo.oliva2

Dobbiamo considerare un punto: ad Intel costa di meno produrre Nova sul 18A semplicemente perchè le FAB sono sue e non c'è il ricarico che ha AMD con TSMC (questo a parte i 50-60 miliardi spesi per il nodo...)

Potrebbe costare meno a pari DD, ma se questo è alto cambia drasticamente.

[paolo.oliva2]

Originariamente inviato da mikael84

Potrebbe costare meno a pari DD, ma se questo è alto cambia drasticamente.

Quello che intendevo dire, è che progettare Nova sullo stesso PP TSMC di Zen6, richiede una riflessione massima sul costo/prestazioni, perchè Zen6 (ma anche Zen5) ha un costo R&D (Zen6 chiplet e IOD, Nova core P e core E, core low E e probabilmente rivisitazione cache L1/L2), L3 3D vs L4, differenza area interposer, ecc. ecc.), se poi a questo ci aggiungi anche area N2P superiore, bisogna tenere conto di tutto, perchè il problema è che AMD ha margini di ridurre listino, Intel no, ed Intel a tutto ciò deve tenere conto che le mobo per Nova probabilmente costeranno di più delle equivalenti AM5, del costo superiore delle DDR5 performanti e di una L4 che avrà latenze superiori alla L3 3D AMD... che per pareggiarla prestazionalmente richiederebbe capacità superiori.

[mikael84]

Originariamente inviato da paolo.oliva2

Quello che intendevo dire, è che progettare Nova sullo stesso PP TSMC di Zen6, richiede una riflessione massima sul costo/prestazioni, perchè Zen6 (ma anche Zen5) ha un costo R&D (Zen6 chiplet e IOD, Nova core P e core E, core low E e probabilmente rivisitazione cache L1/L2), L3 3D vs L4, differenza area interposer, ecc. ecc.), se poi a questo ci aggiungi anche area N2P superiore, bisogna tenere conto di tutto, perchè il problema è che AMD ha margini di ridurre listino, Intel no, ed Intel a tutto ciò deve tenere conto che le mobo per Nova probabilmente costeranno di più delle equivalenti AM5, del costo superiore delle DDR5 performanti e di una L4 che avrà latenze superiori alla L3 3D AMD... che per pareggiarla prestazionalmente richiederebbe capacità superiori.

Si a livello di R&D per AMD è molto più semplice, deve solo calibrare l'I/O, il resto è tutto riciclo pro.
Tuttavia, per intel i costi sarebbero più alti in base alle compute tile, ma anche zen avrà dei rincari non da poco, considerando 1,5x sui CCD e ben 2x lato I/O che è abbastanza grandetto.
Non ci dovrebbe essere il six core, e si dovrebbe accollare tutto l'octa core. E' probabile che i costi sul 24core, possano aumentare di conseguenza, considerando che per intel, se parliamo di 2 tile a 2nm, i costi impennano.

[sbaffo]

scusate, ma parlare di costi di R&D per aziende così grosse che vendono numeri immensi non è inutile? andranno spalmati su un fatturato talmente grosso che diventano quasi ininfluenti. Inoltre sono costi fissi, mica noleggiano gli ingegneri progettisti (come certe aziende nostrane con i lavoratori che passano tramite coop), li pagano sempre e comunque, non credo siano assunti a progetto.
Quello che costa davvero è l'allestimento delle linee/fab (per intel) o il prezzo di tsmc per amd, più alto in base al pp più nuovo. Per entrambi i rendimenti del pp incidono anche parecchio.
Non ho mai indagato ma la progettazione mi pare il minore dei costi, a meno che non rientri una lunga prototipazione che tiene impegnate le fab per tanto tempo a fare campioni di wafer da buttare.

[paolo.oliva2]

Originariamente inviato da sbaffo

scusate, ma parlare di costi di R&D per aziende così grosse che vendono numeri immensi non è inutile? andranno spalmati su un fatturato talmente grosso che diventano quasi ininfluenti.

AMD
R&D core Zen6 N2P che abbraccia
- Epyc
- Threadripper
- Desktop
- mobile

Zen6C è la versione "compressa" di Zen6, cioè l'evoluzione del core non è architetturale

- Epyc
- Mobile
- probabile anche desktop come APU

Intel
R&D Xeon (core P)
R&D Nova (Core P + Core E)

L'R&D non è un costo certamente proibitivo per AMD/Intel, ma è un costo che va aggiunto in base al volume, che comunque incide sul listino finale.
Ipotizzando che l'R&D Epyc e Xeon sia simile, la differenza è che per AMD Zen6 desktop è gratis, mentre per Intel Nova ha un suo R&D, e quindi rispetto a Zen6, avrà quel costo R&D spalmato in base al volume sul listino finale... e se hai un costo R&D maggiore, l'unico modo possibile per allineare il prezzo a CPU è aumentare il volume.

Inoltre sono costi fissi, mica noleggiano gli ingegneri progettisti (come certe aziende nostrane con i lavoratori che passano tramite coop), li pagano sempre e comunque, non credo siano assunti a progetto.

Si, ma se hai 1 team (AMD) che lavora sul core Zen6, paghi 1 team... se Intel ha 3 team che lavorano a Core P Xeon, Core P Nova, Core E nova, hai 3 team, hai 3X di persone che paghi. Assumi personale in base al lavoro...

Quello che costa davvero è l'allestimento delle linee/fab (per intel) o il prezzo di tsmc per amd, più alto in base al pp più nuovo. Per entrambi i rendimenti del pp incidono anche parecchio.
Non ho mai indagato ma la progettazione mi pare il minore dei costi, a meno che non rientri una lunga prototipazione che tiene impegnate le fab per tanto tempo a fare campioni di wafer da buttare.

Certamente... ma qui si aggiunge un altro grosso problerma per Intel.
AMD è un player gold, oltre ad avere uno sconto superiore a wafer, ha anche il vantaggio di spostare i volumi.
Cioè, TSMC fa contratti produzione wafer a volume (X volume = X soldi, che tu li produca o meno), ma per player gold, come AMD, il volume è interscambiabile tra i vari PP, e questo permette ad AMD di affinare la produzione in base alla domanda (e qui rientra anche l'ammortamento R&D).
Per Intel... punta tutto sul 18A, ma i prodotti sono:
Panther, futuro Nova e ancor più futuro Xeon.
Panther è un die piccolo... probabilmente 10.000-20.000 wafer garantirebbero un volume sufficiente (a 20.000$ a wafer sono 200-400 milioni di $).
Se vuoi un Nova competitivo in listino (costi R&D spalmati), se considerassimo l'area di Nova almeno 20X quella di Panther, allora anche 20X il volume di wafer, passeremmo a 200.000-400.000 wafer, ma cominciamo a parlare di 4-8 miliardi di $ di silicio... e se Nova non vende?
Ovviamente non è che Intel li produrrà da subito, però se prezzi Nova per un volume alto (R&D/volume), se poi vendi meno ti ritrovi ancora da incassare parte dell'R&D (e quindi i guadagni effettivi sono inferiori).

Sottolineo un punto che bisogna chiarire... Intel deve cercare di incassare almeno un 30 miliardi di $ solamente per rientrare parzialmente dalle spese R&D del 18A... e fare "bella figura" convincendo altri player ad investire sulò 14A.
Non si tratta di recuperare l'R&D di Panther/Nova, ma di vendere vagonate di CPU con margini belli alti... altrimenti le FAB cambiano marchio.

[sbaffo]

Originariamente inviato da paolo.oliva2

cut

Sottolineo un punto che bisogna chiarire... Intel deve cercare di incassare almeno un 30 miliardi di $ solamente per rientrare parzialmente dalle spese R&D del 18A... e fare "bella figura" convincendo altri player ad investire sulò 14A.
Non si tratta di recuperare l'R&D di Panther/Nova, ma di vendere vagonate di CPU con margini belli alti... altrimenti le FAB cambiano marchio.

è circa quello che dicevo, la spesa per le fab (tutto il resto del giro d'affari) è immensamente superiore a quella per gli stipendi degli ingegneri che progettano i processori, anche fossero pagati tutti come Keller o star del calcio.
Anche perchè le varie startup dei progettisti fuoriusciti, ricordo recentemente una su arm comprata da qualcomm, altre su risc-v, ecc. non hanno certo budget di decine di miliardi. C'era pure una startup di un italiano che si sta lanciando nei chip per l'ai (non ricordo altro), si parlava di milioni a carrettate ma non miliardi nemmeno lontanamente.

Certo, se impegni/prenoti degli slot nelle fab di tsmc a prezzi folli e poi non li riempi, o le rese sono scarse, o i proci non salgono bene coi ghz, e ci metti mesi di test e revision a migliorarli (e li metti come costi r&d perchè sono wafer buttati), ecc., allora si che l'r&d esplode anche per un' azienda fabless...