[Thread Ufficiale] Aspettando le nuove CPU AMD Ryzen

[ninja750]

Originariamente inviato da paolo.oliva2

Le voci di un Zen6 6GHz ci sono da tempo... ma pare che AMD stia facendo delle prove anche sulle prox varianti N2

spero che amd non rincorra sti 6ghz per una questione commerciale che poi torniamo alla diatriba dei mhz come sui matisse

Originariamente inviato da Lights_n_roses

Invece per la gestione del troppo calore dici andrei migliorando da 7600x a 9700x? Già in inverno ricordo che si sente, ora che è estate arrivano davvero delle ondate calde dal tetto del case.

cappalo a 65W da bios

[mikael84]

Originariamente inviato da ninja750

spero che amd non rincorra sti 6ghz per una questione commerciale che poi torniamo alla diatriba dei mhz come sui matisse



cappalo a 65W da bios

Il N3P di zen6, avrà un 12% perf/watt /0,75v, quindi è probabile che permetta un aumento di clock finale.

[paolo.oliva2]

Originariamente inviato da Lights_n_roses

Invece per la gestione del troppo calore dici andrei migliorando da 7600x a 9700x? Già in inverno ricordo che si sente, ora che è estate arrivano davvero delle ondate calde dal tetto del case.

Non lo so... ma dopo la legnata nei denti dei 9700X a 65W TDP... penso che i TDP di Zen6 saranno gli stessi di Zen5... e non credo meno caldi in game.

---------------------------------------------------

A grandi linee, con Zen5, la gestione delle frequenze è gestita così:
Frequenza max MT con carico su tutti i core dipende dal PPT max, e se si aumenta il PPT max, subentra la Fmax.
La frequenza max turbo entra in funzione (circa) quando PPT e core utilizzati sono meno del 50% (esempio 100W PPT max e si è sui 50W ed, idem, CCX X8 con 4 core spenti)...
La stessa logica, applicata al CCX X12, comporterebbe 6 core in turbo vs 4 del CCX X8... e sarebbe più facile vedere un Zen6 in game con tutti i core in turbo rispetto ad un Zen5.

Inoltre... in condizione def, AMD imposterà valori TDP di Zen6 uguali a Zen5, in primis perchè se vero che Nova raddoppierà il core count, AMD non ha margine per diminuirlo, e secondo, perchè TDP def superiori a 170W TDP obbligherebbero a cambiare mobo.

Il problema è se già un 9950X X16 dai 200W PPT def può arrivare tranquillamente a 300W, un X24 sempre a 200W PPT praticamente sarebbe in ECO MODE ... e penso che in OC 350-400W sarebbero normali. Ovviamente tanto lavoro in più per VRM e dissipazione.

[paolo.oliva2]

Originariamente inviato da mikael84

Il N3P di zen6, avrà un 12% perf/watt /0,75v, quindi è probabile che permetta un aumento di clock finale.

Però a parità di core-count, ma il +12% non può permettere un +50% di core-count e nel contempo anche frequenze più elevate (sotto carico, turbo escluso). Per questo ci vorrebbe il 2nm, il 3nm sarebbe insufficiente.

A me lascia interdetto il rumor che AMD voglia arrivare a X192 con Epyc Zen6 (non denso), possibile solamente con chiplet X16 (max 12 chiplet CCX X12 = X144, CCX X16 = X192), perchè ciò sarebbe possibile solamente sul 2nm.

A mio parere tutto dipende da quale PP AMD utilizzerà per Zen6 Epyc.
Per certo è impossibile che AMD realizzi un Chiplet a 2nm per desktop se gli Epyc Zen6 fossero a 3nm, ma sarebbe altrettanto impossibile che AMD realizzi un chiplet specifico Zen6 a 3nm se gli Epyc Zen6 fossero sul 2nm.

Se diamo per vero un Nova X52 sul 2nm, avrebbe poco senso (ed anche rischioso commercialmente) un Zen6 sul 3nm e come max X24, perchè in MT riuscire a competere con Nova con un core-count inferiore sommato ad un nodo inferiore, sarebbe la medesima situazione Intel passata, che di certo non era ottimale.
Un Chiplet a 2nm Epyc Zen6, nelle varianti X12 e X16, darebbe anche la possibilità ad AMD di portare l'offerta Zen6 desktop a X32.
Il "naturale" di questi anni ha visto gli X16 AMD contrapposti all'ibrido Intel X8+X16 (Raptor/Arrow). Verrebbe spontaneo ipotizzare che un passaggio Intel da X8+X16 a X16+X32+X4 non possa vedere AMD fermarsi a X24 da X16... anche perchè un Nova X52 sarebbe indigesto per l'offerta AMD MT, posizionandosi nel mezzo come alternativa nello spazio tra AM5 e Threadripper... difficile, per me, che AMD lo permetta.

[mikael84]

Originariamente inviato da paolo.oliva2

Però a parità di core-count, ma il +12% non può permettere un +50% di core-count e nel contempo anche frequenze più elevate (sotto carico, turbo escluso). Per questo ci vorrebbe il 2nm, il 3nm sarebbe insufficiente.

A me lascia interdetto il rumor che AMD voglia arrivare a X192 con Epyc Zen6 (non denso), possibile solamente con chiplet X16 (max 12 chiplet CCX X12 = X144, CCX X16 = X192), perchè ciò sarebbe possibile solamente sul 2nm.

A mio parere tutto dipende da quale PP AMD utilizzerà per Zen6 Epyc.
Per certo è impossibile che AMD realizzi un Chiplet a 2nm per desktop se gli Epyc Zen6 fossero a 3nm, ma sarebbe altrettanto impossibile che AMD realizzi un chiplet specifico Zen6 a 3nm se gli Epyc Zen6 fossero sul 2nm.

Se diamo per vero un Nova X52 sul 2nm, avrebbe poco senso (ed anche rischioso commercialmente) un Zen6 sul 3nm e come max X24, perchè in MT riuscire a competere con Nova con un core-count inferiore sommato ad un nodo inferiore, sarebbe la medesima situazione Intel passata, che di certo non era ottimale.
Un Chiplet a 2nm Epyc Zen6, nelle varianti X12 e X16, darebbe anche la possibilità ad AMD di portare l'offerta Zen6 desktop a X32.
Il "naturale" di questi anni ha visto gli X16 AMD contrapposti all'ibrido Intel X8+X16 (Raptor/Arrow). Verrebbe spontaneo ipotizzare che un passaggio Intel da X8+X16 a X16+X32+X4 non possa vedere AMD fermarsi a X24 da X16... anche perchè un Nova X52 sarebbe indigesto per l'offerta AMD MT, posizionandosi nel mezzo come alternativa nello spazio tra AM5 e Threadripper... difficile, per me, che AMD lo permetta.

L'uso del 2nm ci potrebbe stare benissimo, leggermente più denso ed efficiente del 3nm, ma sarebbe il modello basico, il 2np entra in produzione nel H2 2026.

Ero rimasto, ad Epyc 256 core su 8 CCD da 32 core ciascuno /2mb l3, progettato sul 2nm, il chip post torino, attualmente l'unico ad utilizzare il n3E.
Riguardo Epyc zen6, si parla sempre di 8 CCD da 96 core (12x8).

Non sono del tutto sicuro che si spingerà tanto sulle frequenze, salvo non aumentino ancora i TDP, gli ultimi rumour di intel parlano i 11% ST, ovvero clock e IPC, quindi ben poca cosa, ed AMD non farà molto di più.
Si punterà soprattutto ad equilibrare i 24 core, che sono il 50% in più rispetto ai 16.

[paolo.oliva2]

Ma il vero salto sarebbe nell'MT.
l'intero sistema Zen6 X24 (mobo, CPU, DDR5, ecc.) costerebbe meno della sola CPU Threadripper di uguale prestazione di pochi anni fa, esempio Zen3 X64, e con meno consumo.
Inoltre l'aumento del core-count allunga la vita del sistema... perchè un Zen6 X24 sarà valido prestazionalmente e anche lato efficienza vs Zen7 a core-count inferiori (tipo X12).

[mikael84]

Originariamente inviato da paolo.oliva2

Ma il vero salto sarebbe nell'MT.
l'intero sistema Zen6 X24 (mobo, CPU, DDR5, ecc.) costerebbe meno della sola CPU Threadripper di uguale prestazione di pochi anni fa, esempio Zen3 X64, e con meno consumo.
Inoltre l'aumento del core-count allunga la vita del sistema... perchè un Zen6 X24 sarà valido prestazionalmente e anche lato efficienza vs Zen7 a core-count inferiori (tipo X12).

Si, il MT salirà, considera che tra un 12 ed un 16 core in MT su CB, ci balla il 25%, nel caso di zen 6, i core aumenteranno dle 50%, quindi è come se il rapporto fosse 12 vs 18 core, e di conseguenza si salirebbe >30%.
In più c'è l'IPC pensato per gli Epyc, e finalmente l'I/O ridisegnato a 4nm.

[paolo.oliva2]

Lato IOD, c'è qualche cosa che penalizza Zen5 (in OC) l'aver riciclato l'IOD di Zen4.
L'ho già scritto, ma non c'è spiegazione (per me) del perchè, a parità di frequenza finale, si ottiene un RS occando il bus arrivando a frequenze core ben più alte, impossibili anche solamente da raggiungere con bus def.

Poi ovvio, il passaggio al 4nm permetterà frequenze IF + MC/DDR maggiori, ma si parla anche di dimezzamento dei tempi inter-L3 con 2 chiplet, perchè Zen6 dovrebbe inserire un collegamento tra le L3 di 2 chiplet evitando di passare per l'IOD.

Comunque... se per "logica" e costi Zen6 dovrebbe utilizzare l'N3P, c'è anche da valutare la durata del socket AM5 in commercio, perchè il socket AM6 e relativo Zen7, arriveranno ALMENO 18 mesi dopo l'uscita di Zen6, quindi si parlerebbe di un Zen6 sul mercato fino a metà 2017 se Zen6 fosse commercializzato a gennaio 2026, ma nel caso di un Zen6 a metà 2016, dovrebbe arrivare al 2018, e sono tanti per un N3P, non solamente per il discorso desktop, ma ancor più lato Strix, che ora arriva ad una iGPU 40CU sul 4nm, ma l'ambizione AMD è ovvio che sia quella di alzare il livello della iGPU, per sempre più sistemi che non richiedano una VGA esterna... il che vuol dire + utile per AMD (costa meno produrre un APU con VGA "tosta" rispetto allo stesso con una VGA discreta a parte della stessa prestazione), costa meno per l'OEM la progettazione della mobo, costa meno l'assemblaggio e costa pure meno il magazzino.

Se già di suo sarebbe discutibile utilizzare un 3nm al posto di un 2nm, perchè il 2nm con maggiore densità e maggiore efficienza consentirebbe margini ben maggiori, sarebbe pure gambizzare gli Halo.
Ovviamente 18 mesi non sono un lasso di tempo tale da permettere alla concorrenza di commercializzare un qualche cosa stile Halo, ma sufficienti a produrre una VGA discreta mobile che sul 2nm sarebbe più efficiente/prestazionale e quindi ridimensionare Halo, e probabilmente inciderebbe anche sul disorso AI.

A che pro?

[paolo.oliva2]

AMD Ryzen 11000 X3D: Zen 6 spinge la cache a 240 MB

Il rumor non riporta qualcosa di effettivamente nuovo, a parte la dimensione della L3 3D... però "corregge" il nodo con cui sarebbe prodotto Zen6 desktop con una tempistica credibile.

Zen6 sarebbe previsto per fine 2026 (e non più inizio 2026), e sul nodo N2X.

TSMC dichiara la disponibilità della produzione in volumi a partire da metà 2026 per l'N2P e nel 2027 per l'N2X.

Quindi Zen6 rientrerebbe nel credibile per fine 2026 sull'N2P, e non sarebbe neanche da scartare l'N2X, in quanto riportato nel 2027, e sarebbe compatibile con una svendita Zen5 nel periodo natalizio, la presentazione di Zen6 al CES (i primi di gennaio 2027) ed una commercializzazione a seguire, febbraio/marzo/aprile.

https://www.ceotech.it/amd-ryzen-110...ache-a-240-mb/

[Telstar]

Originariamente inviato da paolo.oliva2

Zen6 sarebbe previsto per fine 2026 (e non più inizio 2026)

più realistico.

[Evilquantico]

Originariamente inviato da paolo.oliva2

AMD Ryzen 11000 X3D: Zen 6 spinge la cache a 240 MB

Il rumor non riporta qualcosa di effettivamente nuovo, a parte la dimensione della L3 3D... però "corregge" il nodo con cui sarebbe prodotto Zen6 desktop con una tempistica credibile.

Zen6 sarebbe previsto per fine 2026 (e non più inizio 2026), e sul nodo N2X.

TSMC dichiara la disponibilità della produzione in volumi a partire da metà 2026 per l'N2P e nel 2027 per l'N2X.

Quindi Zen6 rientrerebbe nel credibile per fine 2026 sull'N2P, e non sarebbe neanche da scartare l'N2X, in quanto riportato nel 2027, e sarebbe compatibile con una svendita Zen5 nel periodo natalizio, la presentazione di Zen6 al CES (i primi di gennaio 2027) ed una commercializzazione a seguire, febbraio/marzo/aprile.

https://www.ceotech.it/amd-ryzen-110...ache-a-240-mb/

Figo!

[paolo.oliva2]

Qui viene riportato che AMD ufficialmente avrebbe dichiarato Zen6 Epyc (Zen6 non Zen6C) arriverà a 256 core e prodotto sul 2nm.

https://www.computerbase.de/news/pro...-bieten.93400/

Ovviamente è una notizia che andrebbe confermata... ma se risultasse fondata, diventerebbe relativamente difficile ipotizzare un chiplet Zen6 desktop su un altro PP (3nm).

1) In primis una stesura doppia (3nm e 2nm per Zen6) raddoppierebbe i costi ben più del risparmio in sè lato costo silicio die.

2) La resa fa parte dell'affinamento PP, e questa sale proporzionatamente al volume prodotto. Ottenere lo stesso volume con 2 PP differenti, significherebbe ottenere rese inferiori e/o tempi superiori, ovviamente ben più rapido da ottenere con un unico PP e unico volume.

3) Zen X desktop da sempre viene realizzato con i chiplet che non superano la selezione Epyc in primis e Threadripper poi... che fine farebbe questo silicio?

Oltre a tutti questi aspetti negativi, indubbiamente un chiplet Zen6 desktop sul 2nm vs 3nm, garantirebbe frequenze superiori a parità di consumo e/o prestazioni maggiori a parità di consumo/consumi inferiori a parità di prestazione.
L'aumento della L3/L3 3D (si parla sino a 240MB), mi pare incoerente con il game (AMD continua a riportare che l'avere 2 chiplet 3D comporterebbe vantaggi pressochè nulli nel game), ma sarebbe un discorso valido nel caso di un Zen6 desktop > X24, perchè l'avere una L3 3D maggiore in ambo i chiplet, se non valida in game, rimarrebbe valida (molto valida) nel caso esempio di X32 in connubio a non essere obbligati a DDR5 con banda (e costi) top.

[mikael84]

Originariamente inviato da paolo.oliva2

Qui viene riportato che AMD ufficialmente avrebbe dichiarato Zen6 Epyc (Zen6 non Zen6C) arriverà a 256 core e prodotto sul 2nm.

https://www.computerbase.de/news/pro...-bieten.93400/

Ovviamente è una notizia che andrebbe confermata... ma se risultasse fondata, diventerebbe relativamente difficile ipotizzare un chiplet Zen6 desktop su un altro PP (3nm).

1) In primis una stesura doppia (3nm e 2nm per Zen6) raddoppierebbe i costi ben più del risparmio in sè lato costo silicio die.

2) La resa fa parte dell'affinamento PP, e questa sale proporzionatamente al volume prodotto. Ottenere lo stesso volume con 2 PP differenti, significherebbe ottenere rese inferiori e/o tempi superiori, ovviamente ben più rapido da ottenere con un unico PP e unico volume.

3) Zen X desktop da sempre viene realizzato con i chiplet che non superano la selezione Epyc in primis e Threadripper poi... che fine farebbe questo silicio?

256 core è inteso come Core C, ovvero 32 core x 8 CCD/256.
8 CCD su zen6 classico portano a 96 core.
Come li suddividi 256 core su CCD da 12?

Riguardo il PP, potrebbe anche essere a 2nm, ma già ora abbiamo zen5 sui 4nP e zen5c sui 3nE.

[paolo.oliva2]

Originariamente inviato da mikael84

256 core è inteso come Core C, ovvero 32 core x 8 CCD/256.
8 CCD su zen6 classico portano a 96 core.
Come li suddividi 256 core su CCD da 12?

Il mio cruccio è capire se Zen6 Epyc verrà prodotto sul 2nm o sul 3nm.

L'offerta Epyc Zen5 offre fino a 192 core con Zen5C prodotto sul 3nm (N3E) e fino a 96 core con Zen5 prodotto sull'N4P, ovvero Zen5C 2X i core di Zen5.

Visto che Zen6C pare verrà offerto a 256 core, a specchio Zen5 AMD Zen6 "normale" lo dovrebbe offrire a 128 core, ma 128 core non è possibile ottenerli con 12 chiplet.

CCX/CCD X8 = X96.
CCX/CCD X12 = X144
CCX/CCD X16 = X192.

E va benissimo, in quanto oramai è certo che Zen6 passerà almeno a CCX X12.

Quello che non mi torna, è questo:

Con Zen6C, AMD passerà dall'N3E di Zen5C all'N3P/N3X di Zen6C, quindi da un PP poco pià denso del liscio (N3E vs N3B) al PP più denso del 2nm (N2P/N2X), incrementando il core cout da X192 a X256 (+33%).

Zen6 passerà all'N3P dall'N4P, quindi il salto di densità sarebbe inferiore, eppure aumenterebbe il core count del 50%?

[mikael84]

Originariamente inviato da paolo.oliva2

Il mio cruccio è capire se Zen6 Epyc verrà prodotto sul 2nm o sul 3nm.

L'offerta Epyc Zen5 offre fino a 192 core con Zen5C prodotto sul 3nm (N3E) e fino a 96 core con Zen5 prodotto sull'N4P, ovvero Zen5C 2X i core di Zen5.

Visto che Zen6C pare verrà offerto a 256 core, a specchio Zen5 AMD Zen6 "normale" lo dovrebbe offrire a 128 core, ma 128 core non è possibile ottenerli con 12 chiplet.

CCX/CCD X8 = X96.
CCX/CCD X12 = X144
CCX/CCD X16 = X192.

E va benissimo, in quanto oramai è certo che Zen6 passerà almeno a CCX X12.

Zen5 su epyc monta un I/O per 16 CCD, quindi arriva a ben 128core (128/16/4,1ghz/500watt) sul 4nm, mentre i core Dense da 16 core x 32mb l2 a doppio CCX, arrivano a 192 core x 500watt e 2,25 ma alloggiano su 12 CCD.

Zen5c utilizza i 3nE, ricordo che zen4 C, aveva> 30% di transistor rispetto al zen4 basic.

Originariamente inviato da paolo.oliva2

Quello che non mi torna, è questo:

Con Zen6C, AMD passerà dall'N3E di Zen5C all'N3P/N3X di Zen6C, quindi da un PP poco pià denso del liscio (N3E vs N3B) al PP più denso del 2nm (N2P/N2X), incrementando il core cout da X192 a X256 (+33%).

Zen6 passerà all'N3P dall'N4P, quindi il salto di densità sarebbe inferiore, eppure aumenterebbe il core count del 50%?

Zen6c passerà sicuramente ai 2nm (in quanto è il chip più denso, e non ha problemi di costi) ma devi fare un ragionamento differente, se guardiamo la densità.
I 256 core, saranno presi, con appena 8 CCD, quindi quest'ultimo raddoppierà i core e la cache per CCD, zen 6 basic, aumenterà invece del 50% core e cache.

Diciamo che su zen6 basic, è ancora da chiarire la nanometria, ricordo cmq che su zen5 si era sicuri del passaggio ai 3nm, invece hanno sorpreso tutti... L'unica ad averli usati sul desktop è intel, e si sono rivelati imbarazzanti sul suo progetto.

[Xiphactinus]

Appena uscirà un 11960X3D (24 core 3D) ,
considerate il mio 9950X3D in vendita!

Speriamo che la mia mobo non dia problemi e che spinga la cpu come deve con il suo PBO ....
... e che il mio Arctic 360 regga!

[paolo.oliva2]

Originariamente inviato da mikael84

Zen5 su epyc monta un I/O per 16 CCD, quindi arriva a ben 128core (128/16/4,1ghz/500watt) sul 4nm, mentre i core Dense da 16 core x 32mb l2 a doppio CCX, arrivano a 192 core x 500watt e 2,25 ma alloggiano su 12 CCD.

Non è 12 CCD il max di Zen5 Epyc? Io non mi intendo di Epyc, ma non ho mai letto un 16 channel ma max 12 channel DDR5.



Nelle caratteristiche dal sito AMD non si capisce una tozza perchè non specifica Zen5/Zen5C... ed il socket viene riportato sempre SP5



https://www.amd.com/en/products/proc...05-series.html

Io il massimo che ho visto come foto è questo:

Zen5c utilizza i 3nE, ricordo che zen4 C, aveva> 30% di transistor rispetto al zen4 basic.

Zen6c passerà sicuramente ai 2nm (in quanto è il chip più denso, e non ha problemi di costi) ma devi fare un ragionamento differente, se guardiamo la densità.
I 256 core, saranno presi, con appena 8 CCD, quindi quest'ultimo raddoppierà i core e la cache per CCD, zen 6 basic, aumenterà invece del 50% core e cache.

Quello che non ho capito ancora (AMD non è che si è sbottonata più di tanto) è il core-count del CCX Zen5 e Zen5C... perchè è palese che come CCD Zen5C sia maggiore di Zen5, ma non c'è stato alcun approfondimento sulle latenze per comprendere il core-count CCX.
Cioè, esempio Zen2 aveva 2 CCX X4 per un CCD X8, e questo comportava extra-latenze per il 2° CCX/2a L3.
Non ho letto mezza critica sulle latenze di Zen5C, il che mi fa supporre che o l'aumento del core-count sia a livello di CCX o, se più CCX, quantomeno una L3 condivisa tra i CCX.

Diciamo che su zen6 basic, è ancora da chiarire la nanometria, ricordo cmq che su zen5 si era sicuri del passaggio ai 3nm, invece hanno sorpreso tutti... L'unica ad averli usati sul desktop è intel, e si sono rivelati imbarazzanti sul suo progetto.

Però Intel ha utilizzato l'N3B che alla fin fine è l'affinamento dell'N3 con miglioramento della resa e niente di altro (densità/frequenze), mentre AMD ha utilizzato l'N3E che anche se non N3P/N3X, era comunque il 1° salto del PP 3nm verso clock/densità maggiori.

Inoltre AMD ha un altro jolly che influisce sui costi finali collegati alla scelta 3nm vs 2nm... l'impilazione della L3, che con Zen6 pare faccia il salto almeno a 2 stradi.
Oggi abbiamo il chiplet sull'N4P che nativamente è un X8 + 32MB di L3 di 70mm2 a cui si può aggiungere 64MB di L3 3D a 6nm.
Il fatto che si parli di L3 3D non più a 1 livello come ora ma multistrato (quindi come minimo 2 livelli), cambierebbe totalmente i costi di produzione, se implementata per massimizzare.

Facendo un esempio di massima, sarebbe come realizzare sempre nei 70mm2 del chiplet N4P, un X16 al posto dell'X8 e impilare totalmente la L3, che avrebbe un PP probabilmente a 4nm e non 3nm o 2nm, tipo 32MB con 1 strato ma anche 96MB con 3 strati.

E' palese che in qualsiasi salsa il 2nm costerebbe più del 3nm, ma il costo produzione non ha di per sè un valore massimo, ma si confronta al costo/prestazioni della concorrenza.
I 3D AMD è palese che abbiano un costo superiore rispetto ai lisci... ma hanno nel prezzo/prestazioni il loro punto di forza, perchè in primis la maggiorazione del prezzo è di gran lunga superiore all'aumento del costo effettivo e per 2° un benefit gigantesco per AMD nell'appetibilità CPU game.

A prescindere dall'offerta core-count specifica per desktop, io sono dell'idea che nel caso di impilazione totale della L3, un Chiplet X16 2nm avrebbe costi non superiori rispetto ad una produzione sul 3nm "tradizionale"... il che vorrebbe dire una corposa diminuzione del costo a core... ed in quest'ottica (che ovviamente al momento indiscutibilmente rimane una mia fantasia ) giustificherebbe l'utilizzo di una densità maggiore (2nm vs 3nm) perchè comunque consentirebbe un ritorno maggiore, cioè < costo a core a fronte di un core-count a chiplet corposo.

[mikael84]

Originariamente inviato da paolo.oliva2

Non è 12 CCD il max di Zen5 Epyc? Io non mi intendo di Epyc, ma non ho mai letto un 16 channel ma max 12 channel DDR5.



Nelle caratteristiche dal sito AMD non si capisce una tozza perchè non specifica Zen5/Zen5C... ed il socket viene riportato sempre SP5



Io il massimo che ho visto come foto è questo:

Il 9755 è 16 CCD/128core, e nel link si capisce benissimo dalla l3, che come puoi notare è di ben 512mb, ovvero 16x32/512, mentre il 9655 da te sottolineato, integra 256mb di l3, ricavati da 8 CCD zen 5c, ovvero 128 core (8 da 16) e 256mb l3 (8x32).

Effettivamente, non sono semplici da ricordare a memoria, ma dalle liste lo si capisce molto bene.

Originariamente inviato da paolo.oliva2

Quello che non ho capito ancora (AMD non è che si è sbottonata più di tanto) è il core-count del CCX Zen5 e Zen5C... perchè è palese che come CCD Zen5C sia maggiore di Zen5, ma non c'è stato alcun approfondimento sulle latenze per comprendere il core-count CCX.
Cioè, esempio Zen2 aveva 2 CCX X4 per un CCD X8, e questo comportava extra-latenze per il 2° CCX/2a L3.
Non ho letto mezza critica sulle latenze di Zen5C, il che mi fa supporre che o l'aumento del core-count sia a livello di CCX o, se più CCX, quantomeno una L3 condivisa tra i CCX.

Zen5 C è identico a Zen4 C, ovvero è composto da 16 core ma con 2mb di l3 a core, suddiviso in 2 CCX da 8.
Zen2 era mediamente simile, 2 CCX da 4 core ma con 4mb l3 per core.

Ovviamente, di questo ne avevamo già discusso ampiamente, zen 4 C ha una densità totale >30%, portando la conta transistor per mm2 da 92mt a 121mt.
Ora però Zen5 C, usa i core Zen5, che sono anch'essi >30%, di conseguenza quei 121mt, arrivano quasi a 160mt, una roba da 3nm.

Originariamente inviato da paolo.oliva2

Però Intel ha utilizzato l'N3B che alla fin fine è l'affinamento dell'N3 con miglioramento della resa e niente di altro (densità/frequenze), mentre AMD ha utilizzato l'N3E che anche se non N3P/N3X, era comunque il 1° salto del PP 3nm verso clock/densità maggiori.

Inoltre AMD ha un altro jolly che influisce sui costi finali collegati alla scelta 3nm vs 2nm... l'impilazione della L3, che con Zen6 pare faccia il salto almeno a 2 stradi.
Oggi abbiamo il chiplet sull'N4P che nativamente è un X8 + 32MB di L3 di 70mm2 a cui si può aggiungere 64MB di L3 3D a 6nm.
Il fatto che si parli di L3 3D non più a 1 livello come ora ma multistrato (quindi come minimo 2 livelli), cambierebbe totalmente i costi di produzione, se implementata per massimizzare.

Facendo un esempio di massima, sarebbe come realizzare sempre nei 70mm2 del chiplet N4P, un X16 al posto dell'X8 e impilare totalmente la L3, che avrebbe un PP probabilmente a 4nm e non 3nm o 2nm, tipo 32MB con 1 strato ma anche 96MB con 3 strati.

E' palese che in qualsiasi salsa il 2nm costerebbe più del 3nm, ma il costo produzione non ha di per sè un valore massimo, ma si confronta al costo/prestazioni della concorrenza.
I 3D AMD è palese che abbiano un costo superiore rispetto ai lisci... ma hanno nel prezzo/prestazioni il loro punto di forza, perchè in primis la maggiorazione del prezzo è di gran lunga superiore all'aumento del costo effettivo e per 2° un benefit gigantesco per AMD nell'appetibilità CPU game.

A prescindere dall'offerta core-count specifica per desktop, io sono dell'idea che nel caso di impilazione totale della L3, un Chiplet X16 2nm avrebbe costi non superiori rispetto ad una produzione sul 3nm "tradizionale"... il che vorrebbe dire una corposa diminuzione del costo a core... ed in quest'ottica (che ovviamente al momento indiscutibilmente rimane una mia fantasia ) giustificherebbe l'utilizzo di una densità maggiore (2nm vs 3nm) perchè comunque consentirebbe un ritorno maggiore, cioè < costo a core a fronte di un core-count a chiplet corposo.

Quello di intel è proprio il basic da cell. ma nel suo circuito apporta una densità inferiore a zen5 sul 4nm, non è direttamente paragonabile a zen. Sarebbe come paragonare AMD con nvidia o intel nelle GPU.
Se guardiamo solo i valori teorici, intel sarebbe dovuta volare, il PP, non è molto diverso dal N3E di zen5c, anzi, paradossalmente ha celle SRAM leggermente meno dense, tuttavia, il boost è passato da 3,1 a 3,7, direi una bella differenza.

Intel lato cache 3D, dovrebbe rispondere con la BLLC, mentre per AMD si parla di una 3D a 2 strati, anche se già una porterebbe a ben 144mb, in quanto le griglie cache passeranno dall'8x8 al 8x12.

L'uso dei 2nm è possibilissimo pure su zen6, però bisogna vedere realmente quanta densità servirà, ad esempio, zen5 su un 3nm sarebbe stato completamente inutile, visto che la densità media è di 120mt, mentre diventa ben diverso quando devi gestire circa 160mt x mm2 come i core 5C.

[paolo.oliva2]

Secondo me... AMD negli ultimi tempi ha capitalizzato commercialmente la situazione in modo egregio... perchè ha pesato la spesa R&D giusto il minimo per essere competitiva sfruttando le altrui difficoltà, limitando investimentri maggiori R&D architettura/silicio e utilizzo PP silicio top... che avrebbero concesso traguardi ulteriori... io penso sul metro che ad un aumento delle spese non sarebbe seguito un aumento del guadagno proporzionato.

Però la storia ci insegna che quando si capitalizza troppo, il rischio è alto.

Io considero un po' rischioso l'utilizzo del 3nm per Zen6 desktop, semplicemente perchè vorrebbe dire stoppare al 3nm anche il mobile, essendo il core Zen6 condiviso, e siccome TSMC ha dichiarato l'1.6nm disponibile commercialmente nel 2028 (ma anche se fosse nel 2029...) non ci sarebbe il tempo fisico per 2 commercializzazioni (intendo esempio 1a uscita Zen6 desktop/mobile 3nm e un refresh sul 2nm) quindi un Zen6 a 3nm desktop/mobile nel 2026 significherebbe che quell'offerta durerà sino al 2028/2029... a me sinceramente pare un po' troppo.

Per me è una scelta sbagliata... un bel Nova pimpante X52 sul 2nm a fine 2026 vedrebbe un Zen6 3nm come concorrente per 2 anni... tiferei per Intel ... anche perchè Intel per me avrebbe un bisogno estremo di una CPU top... con cui far risplendere il suo marchio... è ovvio che un bis di Arrow sarebbe estremamente deleterio.

Edit.
Premetto che essendo un TH di discussione su una CPU futura, penso (e spero) di non essere pesante...

Aggiungo. AMD scese in campo con l'MCM semplicemente perchè era VITALE ottenere un prezzo di costo basso, indispensabile per competere con un player che aveva FAB proprie, per pararsi il da un'eventuale guerra di prezzi.
In tutto ciò AMD è stata anche fortunata, perchè per anni Intel ha fatto 2 sbagli enormi, cioè lottare con AMD nel core-count, con una produzione monolitica vs MCM è palese che abbia ridotto notevolmente i margini e l'avere un PP inferiore ha obbligato scelte al limite (= aumento r&D) nella ricerca della massima prestazione.
Ma ora Intel ha il suo MCM, per quanto non sia affinato quanto quello AMD (ovviamente avere 7 anni in più conta), quindi il costo di produzione diventa simile a quello AMD, e la guerra presumibilmente si sposterà su chi riesce ad offrire un costo/prestazioni migliore, perchè è questo che consentirà il maggior volume di vendita.
Ed è proprio questo il punto... la soluzione Intel della L3/L4 è comunque una soluzione 2D, che incide sull'area dell'interposer e a cascata sui costi (infatti al momento si parla di integrazione negli Xeon e non è sicuro nel desktop, appunto perchè finchè il processo non è affinato, le rese sono basse e a cascata costi alti, difficilmente applicabile al desktop i cui listini sono ovviamente ben più bassi dei server).

Cosa abbiamo di certo lato AMD? In primis l'impilazione della L3 3D sotto al chiplet... di certo ha fatto felice chi si compra un 3D, ma non credo che l'investimento sia finalizzato ai +300MHz di clok finale quanto il fatto che una L3 3D a più strati avrebbe amplificato il problema della dissipazione, ovviamente questo avvalora il fatto che AMD l'impilazione la utilizzerà nei tempi a venire.

Io sono dell'idea che il prox passo che potrà fare AMD, sarà quello di rendere MCM il die base (chiplet per AMD e Tile CPU per Intel), con l'intento di produrre sul silicio più costoso solamente l'indispensabile, cioè i core, in quanto la L3 viene comunque prodotta sullo stesso die solamente perchè inserirla esternamente aumenterebbe le latenze per l'esigenza di bus di collegamento, cosa che l'impilazione AMD evita, essendo impilata come fosse lo stesso die.

----------------------------

Originariamente inviato da mikael84

Il 9755 è 16 CCD/128core, e nel link si capisce benissimo dalla l3, che come puoi notare è di ben 512mb, ovvero 16x32/512, mentre il 9655 da te sottolineato, integra 256mb di l3, ricavati da 8 CCD zen 5c, ovvero 128 core (8 da 16) e 256mb l3 (8x32).
Effettivamente, non sono semplici da ricordare a memoria, ma dalle liste lo si capisce molto bene.

mmm mica tanto, perchè la dimensione della L3 può aumentare anche con la 3D, mentre io ho guardato i canali DDR perchè ad ogni canale dovrebbe corrispondere un chiplet, e vedendo che il max è 12 canali DDR5, 12 chiplet X8 = X96.
Anche perchè la differenza di clock tra Zen5C e Zen5 è ridicola, -300MHz sulla base e -400MHz sulla massima, ma anche con 400W anzichè 500W di Zen5.
Comunque l'implementazione di Zen C nel desktop, se nel rapporto 2:1 (2 core Zen C al posto di 1 "normale") comporterebbe un buon aumento di prestazione ed efficienza.

Sono andato a spulciare da AMD "in persona".



Ed effettivamente è come dici tu, Zen5 fino a 128 core, però su massimo 12 canali di DDR.

https://ir.amd.com/news-events/press...rn-data-center

[paolo.oliva2]

C'è un link che parlerebbe di Intel Nova vs Zen6 ma è stato rimosso.

Xfastest l'ho già sentito altre volte... è un sito cinese che ha contatti con OEM mobo e quindi riesce a reperire informazioni ad altri sconosciute.



La traduzione del titolo del testo è:

"Intel non riesce a tenere il passo con l'architettura AMD Zen 6, deve utilizzare la cache 3D multistrato per migliorare l'IPC e superare Zen 5"

C'è da fare una introduzione. A livello di ALU core, AMD non è superiore ad Intel (mi pare che l'IPC Intel sia leggermente superiore), ma AMD, con la L3 3D, riesce ad alimentare meglio i core e questo migliora sia la media dell'IPC che l'efficienza (i loop dei core in attesa dei dati rappresentano una perdita d'efficienza).
Non è solamente un discorso di dimensione della L3, ma anche un discorso di latenza... perchè AMD, con l'impilazione, riusce ad aumentare la dimensione della L3 senza variazioni di rilievo delle latenze, mentre soluzioni di aumento L3 al di fuori del die dei core, comporterà comunque un aumento della latenza, ed aumentare la L3 sul die CPU, ne aumenterebbe enormemente i costi.