Raspberry Pi Pico 2, il nuovo microcontrollore nasconde una sorpresa: i core RISC-V!

[Redazione di Hardware Upg]

Link alla notizia: https://www.hwupgrade.it/news/perife...-v_129706.html

Raspberry Pi Pico 2 è il successore del primo modello presentato nel 2021 che offre prestazioni migliorate, funzionalità inaspettate come i core RISC-V e una migliore sicurezza. La nuova board, di cui si attende la versione W entro l'anno, è disponibile a 5 dollari.

Click sul link per visualizzare la notizia.

[Tedturb0]

ma che piuttosto abbassassero i prezzi degli altri..
Il 5 a 90 euro chi dovrebbe comprarlo? A 200 euro si trovano i nuc...

[io78bis]

Originariamente inviato da Tedturb0

ma che piuttosto abbassassero i prezzi degli altri..
Il 5 a 90 euro chi dovrebbe comprarlo? A 200 euro si trovano i nuc...

Nuc e Raspberry hanno 2 impieghi diversissimi

[niky89]

Originariamente inviato da Tedturb0

ma che piuttosto abbassassero i prezzi degli altri..
Il 5 a 90 euro chi dovrebbe comprarlo? A 200 euro si trovano i nuc...

Cosa ha a che fare con il prodotto nell'articolo? Avesse commentato che un esp32 costa uguale se non meno e va meglio avrebbe avuto (quasi) un senso
Pi Pico e Pi 5 e nuc sono prodotti completamente diversi
Concordo con il prezzo eccessivo del pi5 senza contare la presa per i fondelli dato che avevano detto pochi mesi prima, durante lo "shortage", che il 5 si sarebbe visto col binocolo... Carenza di prodotti magicamente svanita con l'uscita del 5, pi4 pi0 introvabili che magicamente con l'uscita del nuovo sono ricomparsi. Fondazione formatasi per l"insegnamento" che ha preferito dare priorità alla vendita alle grandi aziende, si vede che hanno scoperto dio denaro.

[Antonio F2.]

un microcontrollore con core di due architetture diverse non mi sembra di averlo mai visto.

[supertigrotto]

Soprattutto con architettura proprietaria (Arm) avrebbero dovuto farlo solo con risc-V con hardware open come Arduino

[ZeroSievert]

Originariamente inviato da Antonio F2.

un microcontrollore con core di due architetture diverse non mi sembra di averlo mai visto.

Neanche io. Onestamente mi chiedo quale senso abbia. Se inizi la programmazione su microcontrollori di solito usi qualche interfaccia d'astrazione per cui l'architettura sottostante e' (quasi) ininfluente. Se vuoi imparare l'assembly di una data architettura non ti serve a nulla un secondo core con architettura differente.. Senza contare che i core sono "esclusivi" (o girano i RISCV o gli ARM). Se avessero messo solo core RISCV o ARM magari, con lo stesso footprint su silicio, sarebbe uscito un quad core invece che un dual core o quasi.

Ma forse gli costava di meno fare una singola serie di board con questa soluzione 'esotica' con chip un leggermente piu' costoso invece che due.

[Totix92]

Ma che senso ha un microcontroller con cpu che ha core di diverse architetture???
Un ESP32 è più potente e costa meno, ed è anche molto più supportato, ci sono anche gli ESP32-S3 che costano uguale e sono ancora più potenti e hanno più RAM e memoria flash.

[LMCH]

Originariamente inviato da ZeroSievert

Neanche io. Onestamente mi chiedo quale senso abbia.

Ne ha parecchio per i seguenti motivi:
1) se vuoi imparare a programmare in assembly su hardware reale devi per forza usare assembly nativo.
2) dovevano mantenere il più possibile la retrocompatibilità con RP2040 e migliorare prestazioni e periferiche, da cui la scelta dei core M33.
3) RISC-V ha una forte presa a livello accademico e didattico ed attualmente RP2350 è l'unica MCU dual-core RISC-V che sia a basso costo E CON UN CORE open source di cui chiunque può vedere, analizzare ( ed eventualmente modificare i sorgenti ed implementarli su un altro nuovi chip o direttamente su FPGA). È di gran lunga migliore dell'M33 per uso didattico.
4) la stessa scheda, con lo stesso ambiente di sviluppo può essere usata per apprendere l'assembly RISC-V ( buono per i corsi introduttivi e come know-how utile in futuro) e poi per apprendere nei corsi mirati a skill richieste attualmente dal mercato l'assembly ed utilizzo dei Cortex-M e delle loro periferiche e funzionalità specifiche.
5) i core RISC-V aprono la strada ad una eventuale MCU successiva con soli core RISC-V senza scontentare chi per ora vuole giusto un core ARM più potente.
6) I core Hazard 3 sono piccolini, aggiungerli costava poco e probabilmente avevano area inutilizzata sufficiente senza incidere significativamente sui costi.
7) Avere 4 core attivi simultaneamente non da vantaggi concreti se già due sfruttano al 100% la banda di I/O sui bus di comunicazione interni, inoltre con solo due core attivi simultaneamente i consumi sono più bassi e le interconnessioni più semplici.

[ZeroSievert]

Originariamente inviato da LMCH

Ne ha parecchio per i seguenti motivi:
1) se vuoi imparare a programmare in assembly su hardware reale devi per forza usare assembly nativo.
2) dovevano mantenere il più possibile la retrocompatibilità con RP2040 e migliorare prestazioni e periferiche, da cui la scelta dei core M33.
3) RISC-V ha una forte presa a livello accademico e didattico ed attualmente RP2350 è l'unica MCU dual-core RISC-V che sia a basso costo E CON UN CORE open source di cui chiunque può vedere, analizzare ( ed eventualmente modificare i sorgenti ed implementarli su un altro nuovi chip o direttamente su FPGA). È di gran lunga migliore dell'M33 per uso didattico.
4) la stessa scheda, con lo stesso ambiente di sviluppo può essere usata per apprendere l'assembly RISC-V ( buono per i corsi introduttivi e come know-how utile in futuro) e poi per apprendere nei corsi mirati a skill richieste attualmente dal mercato l'assembly ed utilizzo dei Cortex-M e delle loro periferiche e funzionalità specifiche.
5) i core RISC-V aprono la strada ad una eventuale MCU successiva con soli core RISC-V senza scontentare chi per ora vuole giusto un core ARM più potente.
6) I core Hazard 3 sono piccolini, aggiungerli costava poco e probabilmente avevano area inutilizzata sufficiente senza incidere significativamente sui costi.
7) Avere 4 core attivi simultaneamente non da vantaggi concreti se già due sfruttano al 100% la banda di I/O sui bus di comunicazione interni, inoltre con solo due core attivi simultaneamente i consumi sono più bassi e le interconnessioni più semplici.

Guarda. Non contesto l'utilita' di avere RISC-V in se. Contesto il fatto di avere questa soluzione ibrida che lascia inutilizzate aree di silicio che potevano essere o usate diversamente (ho fatto l'esempio dei due core in piu'.. ma non e' il solo) o levate per diminuire i costi.

L'unica e' che effettivamente non gli costasse particolarmente di piu' aggiungere questi due core Hazard rispetto a fare due serie di chip/board separate.