[Thread Ufficiale] Aspettando ZEN

[paolo.oliva2]

Originariamente inviato da tuttodigitale

la grandezza dei core a netto della l2 è di 19,2 mmq per PD e 14,5mmq (circa) per XV.

la grandezza è in rapporto alla l3: ho considerato un fattore di integrazione pari a 1,7x vs i 2,5x teorici... sulla carta la grandezza del modulo può oscillare tra i 55 e gli 80mmq.( non penso che possa essere più grande). Nel primo caso, siamo a circa (ad occhio) a 200mmq.

Cioè... 200mm2 per tutto il die? mmm, credo che misurato così ci siano molti margini d'errore, ma 250mm2 potrebbe essere abbastanza fattibile, se ti ho capito bene.

[paolo.oliva2]

Originariamente inviato da tuttodigitale

l'architettura ZEN, alla luce dell'aumento di cicli nell'esecuzione di alcune istruzioni, sembra avere un fo4 pari se non inferiore a bulldozer, che mi pare abbia un fo4 marginalmente più breve del power7 (17 vs 18).


e comunque ricordo che il modello di punta Intel, avrà 2 core in più e ci sarà un cambio di architettura: le prestazioni potranno salire anche del 30%...e se le cose andranno così, il modello di punta Intel andrà circa il 60% in più di ZEN....troppo distante per rendere intel onesta...

Però il punto che non si sa è quale frequenza avrebbe Zen.
Un 8150 è 3,6GHz... il 4790 è 4GHz, il 5960X è 3GHz...
Se fanno il confronto per IPC sull'8150, devono cloccare Zen a 3,6GHz, ma in quel caso il confronto di IPC equivarrebbe a zero nel momento che Zen avesse frequenze del 10-20% superiori... ed anche il confronto con 5960X e 4790K sarebbe sballato in configurazione def.

Nei post addietro avete parlato di frequenze turbo di 5,2/5,3GHz, presumo su frequenze def sopra i 4GHz, credo 4,5GHz. Se quello fosse un Zen 3,6GHz già a 4,3GHz quei valori andrebbero aumentati del 20%... Il tuo ragionamento vs X10 Intel è giusto se quel Zen fosse già a frequenze def. -60% rispetto all'X10 non sarebbe manco colmato da un Zen X12... mentre, al contrario, se quel Zen fosse a 3,6GHz al posto di 4,3/4,5GHz, da -60% si passerebbe a quanto? -30%? Ma in questo caso un Zen X12, con +50% dei core, gli starebbe davanti, con un'efficienza migliore.

P.S. Edit.
In quel bench:
CB 8150 552 *2 = 1104 (esattamente 2x)
X264 35,77 *2 = 71,54 (esattamente 2X)
3DPM 322,56 *2 = 645,12 (esattamente 2X)
7Zip idem
Winrar idem
Agisoft idem
Hybx idem.

non ho mai visto in tutta la vita che da un'architettura alla seguente un rapporto di guadagno 2X su tutto, uguale al millesimo. Ma non è un faq?

Il tizio che l'ha postato chi è? Parla anche che un 5960X avrebbe 110W TDP misurati contro 140W nominali, ma che io sapevo, manco il 5920k arriva a 110W, mi sembra 114W...

Edit 2... nei post a seguire:
our table just suggests that octo-core Zen performance is somewhat between six-core Ivy Bridge and octo-core Haswell in a general sense. You got it by multiplying all the Orochi benches by 2x, but in reality AMD only gave this 2x factor for CB15MT
In that benchmark octo-core Zen obtains the same score than the 4960x.* This implies octo-core Zen performs like six-core Ivy Bridge (on that benchmark).
I can see some Intel fanboys are using that fact to claim that AMD has a ST deficit of 33% compared to Ivy. Their argument is flawed because that is a MT benchmark and the deficit could be associated to AMD SMT implementation being inferior to Intel Hypertreading.
In any case Zen performance seems to be just where I said it would be when analyzed the ALUs, AGUs, FP units and the rest. I said then between Ivy and Haswell.
* The difference is of 0.6% which of course have to be taken zero because is statistically insignificant.

[george_p]

Questa tabella si vede lontano un miglio che è stata costruita apposta in base a quelle slide, difatti ogni singolo benchmark è raddoppiato in zen
Ogni software lavora in modo diverso e non può esistere un raddoppio così preciso per ogni tipo di applicazione.
ragazzi, le scimmie hanno sfondato le gabbie

[DEATHROMA]

Originariamente inviato da george_p

Questa tabella si vede lontano un miglio che è stata costruita apposta in base a quelle slide, difatti ogni singolo benchmark è raddoppiato in zen
Ogni software lavora in modo diverso e non può esistere un raddoppio così preciso per ogni tipo di applicazione.
ragazzi, le scimmie hanno sfondato le gabbie

le scimmie hanno sfondate ma zen è molto buono
mo vediamo un pò lisa su che dirà per il 1 giugno

[affiu]

Originariamente inviato da paolo.oliva2

Il modulo PD com'è grande in rapporto a XV? (mi sembra che PD abbia la L2 di 2MB e XV di 1MB, ma XV dovrebbe avere più logica di PD).

Quindi il die size di Zen quanto potrebbe essere? Penso che a parte la miniaturizzazione diifferente, il 14nm FinFet abbia una densità maggiore...
Rimarremmo sui 300mm2 (-20 vs PD) o si può scendere sini a 250mm2?

Le specifiche del modulo bulldozer dovrebbero essere queste: (il modulo di base si intende):

-ogni modulo ha 2 core
-213 milioni di transistor / modulo
-11 strati di metallo, a 32 nm SOI, HKMG
Funzionamento 0.8- 1.3V
Modulo Area: 30.9mm2 (per un modulo CPU 2-core + 2 MB L2 cache)

http://ieeexplore.ieee.org/xpl/mostR...4&pageNumber=2

http://ieeexplore.ieee.org/xpl/login...mber%3D5746227

http://ieeexplore.ieee.org/xpl/artic...newsearch=true

http://ieeexplore.ieee.org/xpl/login...mber%3D6757357

ecc.............

[Relativa_Mente]

Ciao ragazzi, prima di tutto complimenti vi leggo da un pezzo ma non ho mai postato nulla.

Visto che Zen dovrebbe essere un'architettura server e quindi anche HPC (High Performance Computing), ritengo la gestione della memoria uno dei punti cruciali del progetto, in quanto molto spesso simulazioni ingegneristiche e scientifiche in generale sono "memory bounded" (alla fine sono tutte architettura di Von Neumann). Tempo fa seguivo un corso di programmazione CUDA e il professore ci disse che non importano la frequenza o i megaflop del processore che stai usando se poi non riesci a fornirgli in tempo i dati che deve processare. Infatti in quell'occasione ci parlò dell'avvento delle memorie 3D come la più grande innovazione degli ultimi anni nel settore, in quanto promettevano di aumentare di molto la banda della memoria.

Sinceramente qualche mese fa speravo di vedere uno Zen con HBM (High Bandwidth Memory), un po'come gli intel Xeon PHI con le loro HMC (Hybrid Memory Cube); ma dalle news di oggi sembra ci sia un solo canale di memoria per ogni blocco di quattro core (cosa che sembra confermata dalle slide del CERN che si trovano in giro nelle quali si prospetta uno Zen con 32 core ed 8 canali di memoria).

Assumendo ora che la banda di memoria sia tanto più ampia quanti più canali si hanno a disposizione (mi sembra ragionevole), vorrebbe dire che uno Zen può competere con gli Xeon in applicazioni "memory intensive" solo nelle incarnazioni da 16 core in su (4 canali di memoria). Non credo che solo con la gestione della cache, per quanto intelligente possa essere, si possa recuperare. Cosa mi sto perdendo?

Grazie e buona serata.

[affiu]

Originariamente inviato da affiu

Le specifiche del modulo bulldozer dovrebbero essere queste: (il modulo di base si intende):

-ogni modulo ha 2 core
-213 milioni di transistor / modulo
-11 strati di metallo, a 32 nm SOI, HKMG
Funzionamento 0.8- 1.3V
Modulo Area: 30.9mm2 (per un modulo CPU 2-core + 2 MB L2 cache)

http://ieeexplore.ieee.org/xpl/mostR...4&pageNumber=2

http://ieeexplore.ieee.org/xpl/login...mber%3D5746227

http://ieeexplore.ieee.org/xpl/artic...newsearch=true

http://ieeexplore.ieee.org/xpl/login...mber%3D6757357

ecc.............

Scusate, correggo sulla dimensione del core integer:

http://ieeexplore.ieee.org/xpl/artic...pageNumber%3D2

Se non leggo bene od interpreto bene 2,37 mm2

[tuttodigitale]

Originariamente inviato da george_p

Questa tabella si vede lontano un miglio che è stata costruita apposta in base a quelle slide, difatti ogni singolo benchmark è raddoppiato in zen
Ogni software lavora in modo diverso e non può esistere un raddoppio così preciso per ogni tipo di applicazione.
ragazzi, le scimmie hanno sfondato le gabbie

no, era per rispondere un utente, che non crede che ZEN possa avere prestazioni mediamente più che doppie rispetto ad un FX8150.

Originariamente inviato da paolo.oliva2

Cioè... 200mm2 per tutto il die? mmm, credo che misurato così ci siano molti margini d'errore, ma 250mm2 potrebbe essere abbastanza fattibile, se ti ho capito bene.

premesso che avevo misurato solo il modulo, o meglio le sue dimensioni in rapporto alla cache l3.
Le misure del solo modulo, compresa cache l3 è di 80mmq (+70% livello di integrazione), 67mmq (+100% livello integrazione), 53mmq (+150% livello di integrazione)

il die è grande 4,28x il modulo: quindi si ha
+70% -> 342mmq
+100% -> 287mmq
+150% -> 227mmq

PS conto sul fatto che il raddrizzamento della foto sia buono...

su altri lidi, un tizio ipotizza dimensioni MOLTO più ridotte delle mie.
Nel caso peggiore ZEN sarebbe grande appena 150mmq nel caso migliore 118mmq. Queste misure sono realistiche?

EDIT l'octa core Haswell ha 20 MB di cache ed è grande 356mmq, in effetti pare che abbia fatto qualche errore..

[george_p]

Originariamente inviato da tuttodigitale

no, era per rispondere un utente, che non crede che ZEN possa avere prestazioni mediamente più che doppie rispetto ad un FX8150.


premesso che avevo misurato solo il modulo, o meglio le sue dimensioni in rapporto alla cache l3.
Le misure del solo modulo, compresa cache l3 è di 80mmq (+70% livello di integrazione), 67mmq (+100% livello integrazione), 53mmq (+150% livello di integrazione)

il die è grande 4,28x il modulo: quindi si ha
+70% -> 342mmq
+100% -> 287mmq
+150% -> 227mmq

PS conto sul fatto che il raddrizzamento della foto sia buono...

su altri lidi, un tizio ipotizza dimensioni MOLTO più ridotte delle mie.
Nel caso peggiore ZEN sarebbe grande appena 150mmq nel caso migliore 118mmq. Queste misure sono realistiche?

Io credo possa avere prestazioni più che doppie soprattutto rispetto al primo BD ma comunque quella tabella è fake.

[AceGranger]

Originariamente inviato da tuttodigitale

l'architettura ZEN, alla luce dell'aumento di cicli nell'esecuzione di alcune istruzioni, sembra avere un fo4 pari se non inferiore a bulldozer, che mi pare abbia un fo4 marginalmente più breve del power7 (17 vs 18).


e comunque ricordo che il modello di punta Intel, avrà 2 core in più e ci sarà un cambio di architettura: le prestazioni potranno salire anche del 30%...e se le cose andranno così, il modello di punta Intel andrà circa il 60% in più di ZEN....troppo distante per rendere intel onesta...

si ma arrivera a listino a quasi 1600 dollari.... l'importante è che ZEN stia vicino all'8 core.

[DEATHROMA]

http://dresdenboy.blogspot.it/2016/0...s-emerged.html
non sò se è stato postato

[digieffe]

Originariamente inviato da Relativa_Mente

Ciao ragazzi, prima di tutto complimenti vi leggo da un pezzo ma non ho mai postato nulla.

Visto che Zen dovrebbe essere un'architettura server e quindi anche HPC (High Performance Computing), ritengo la gestione della memoria uno dei punti cruciali del progetto, in quanto molto spesso simulazioni ingegneristiche e scientifiche in generale sono "memory bounded" (alla fine sono tutte architettura di Von Neumann). Tempo fa seguivo un corso di programmazione CUDA e il professore ci disse che non importano la frequenza o i megaflop del processore che stai usando se poi non riesci a fornirgli in tempo i dati che deve processare. Infatti in quell'occasione ci parlò dell'avvento delle memorie 3D come la più grande innovazione degli ultimi anni nel settore, in quanto promettevano di aumentare di molto la banda della memoria.

Sinceramente qualche mese fa speravo di vedere uno Zen con HBM (High Bandwidth Memory), un po'come gli intel Xeon PHI con le loro HMC (Hybrid Memory Cube); ma dalle news di oggi sembra ci sia un solo canale di memoria per ogni blocco di quattro core (cosa che sembra confermata dalle slide del CERN che si trovano in giro nelle quali si prospetta uno Zen con 32 core ed 8 canali di memoria).

Assumendo ora che la banda di memoria sia tanto più ampia quanti più canali si hanno a disposizione (mi sembra ragionevole), vorrebbe dire che uno Zen può competere con gli Xeon in applicazioni "memory intensive" solo nelle incarnazioni da 16 core in su (4 canali di memoria). Non credo che solo con la gestione della cache, per quanto intelligente possa essere, si possa recuperare. Cosa mi sto perdendo?

Grazie e buona serata.

ciao e benvenuto

forse ti perdi la velocità delle memorie e dei canali?

4 canali@2133mhz vs 2 canali@3600mhz non è una differenza abissale facendo dei conti spannometrici 4 canali@2133 =~ 2 canali@4266 vs 2 canali@3600, circa il 18.5% di differenza.

c'è anche da tenere conto che le prestazioni non salgono all'infinito con l'aumentare della velocità complessiva della ram: in genere (a quanto si può leggere in giro) superati i 1600mhz su due canali per 4 core+HT non c'è un incremento di prestazioni significativo (solo pochi punti percentuali). Quindi un canale da 3600mhz (=~2x1800Mhz )basta per 4 core+ht, forse se fosse @4266mhz si potrebbe avere un vantaggio del 2-5%?

una differenza sostanziale si potrebbe notare con gli algorimi di (de)compressione, superiore al 10%

[tuttodigitale]

Originariamente inviato da tuttodigitale

in effetti pare che abbia fatto qualche errore..

controllato...devo correggere alcuni punti (tutti)
innanzitutto non è vero che ZEN è complesso come un modulo PD:
le dimensioni di un core ZEN è pari a circa al 132,8% di 2 MB di cache l3
mentre un modulo PD, è grande il 100% in più.
Quindi un dual core ZEN è grande il 33% in più di un modulo PD, quindi il singolo core ZEN sarebbe grande sui 32nm, privo della l2, circa 12,8mmq...più piccolo di SB (circa 16mmq)

EDIT
considerando la dimensione della cache, su 32nm, pari a circa 5,8mmq/MB per la l2 e 4,6mmq/MB per la l2, un modulo con 10 MB di cache complessiva (2MB l2+8MB l3) e i 4 core sarebbe grande 99,6mmq. Questo sui 32nm.

Purtroppo al momento possiamo solo ipotizzare i fattori di integrazione concessi con il passaggio ai 14nm finfet:
dimensione modulo (4 core + L3)
70%-> 58,6mmq
100%->49,8mmq
150%->39,4mmq

die size 4,28x modulo
+70% -> 251mmq
+100% -> 213mmq
+150% -> 170mmq

[paolo.oliva2]

Originariamente inviato da Relativa_Mente

Ciao ragazzi, prima di tutto complimenti vi leggo da un pezzo ma non ho mai postato nulla.

Visto che Zen dovrebbe essere un'architettura server e quindi anche HPC (High Performance Computing), ritengo la gestione della memoria uno dei punti cruciali del progetto, in quanto molto spesso simulazioni ingegneristiche e scientifiche in generale sono "memory bounded" (alla fine sono tutte architettura di Von Neumann). Tempo fa seguivo un corso di programmazione CUDA e il professore ci disse che non importano la frequenza o i megaflop del processore che stai usando se poi non riesci a fornirgli in tempo i dati che deve processare. Infatti in quell'occasione ci parlò dell'avvento delle memorie 3D come la più grande innovazione degli ultimi anni nel settore, in quanto promettevano di aumentare di molto la banda della memoria.

Sinceramente qualche mese fa speravo di vedere uno Zen con HBM (High Bandwidth Memory), un po'come gli intel Xeon PHI con le loro HMC (Hybrid Memory Cube); ma dalle news di oggi sembra ci sia un solo canale di memoria per ogni blocco di quattro core (cosa che sembra confermata dalle slide del CERN che si trovano in giro nelle quali si prospetta uno Zen con 32 core ed 8 canali di memoria).

Assumendo ora che la banda di memoria sia tanto più ampia quanti più canali si hanno a disposizione (mi sembra ragionevole), vorrebbe dire che uno Zen può competere con gli Xeon in applicazioni "memory intensive" solo nelle incarnazioni da 16 core in su (4 canali di memoria). Non credo che solo con la gestione della cache, per quanto intelligente possa essere, si possa recuperare. Cosa mi sto perdendo?

Grazie e buona serata.

La confusione è che l'MC AMD ha si 2 canali, ma sono 2 canali dual-channel, quindi quando 1 canale "serve" un modulo X4, non è un sigle-channel ma è un dual-channel...

Per farti chiarezza, è come se un Zen X8 abbia 2 moduli ed 1 MC che con 2 vie serve un dual channel un modulo e con l'altro, l'altro modulo.
Un Zen X16 non è altro che 2 Zen X8 accoppiati, quindi con 2 MC, e per un Zen X32, stesso discorso, solamente che sarebbero 4 Zen X8 con 4 MC.

La banda aumenterebbe proporzionatamente all'aumentare degli MC, ma sempre proporzionatamente aumenterebbero i core da "servire", ma la proporzione banda/numero di core sarebbe la stessa, sia di un Zen X4 che di un Zen X32.

[tuttodigitale]

Originariamente inviato da Relativa_Mente

....

è ragionevole supporre che AMD voglia contrapporre agli Xeon Phi, le APU ZEN HPC. Anche con l'aiuto delle HBM, le CPU ZEN non sarebbero in grado di replicare il throughput delle soluzioni Phi.

[paolo.oliva2]

Originariamente inviato da tuttodigitale

controllato...devo correggere alcuni punti (tutti)
innanzitutto non è vero che ZEN è complesso come un modulo PD:
le dimensioni di un core ZEN è pari a circa il 32,8% di 2 MB di cache l3
mentre un modulo PD, è grande il 100% in più.
Quindi un dual core ZEN è grande il 33% in più di un modulo PD, quindi il singolo core ZEN sarebbe grande sui 32nm, privo della l2, circa 12,3mmq...più piccolo di SB (circa 16mmq)

considerando la dimensione della cache, su 32nm, pari a circa 5,8mmq/MB, un modulo con 10 MB di cache complessiva e i 4 core sarebbe grande 108mmq, con un die size complessivo di 462mmq. Questo sui 32nm.

Purtroppo al momento possiamo solo ipotizzare i fattori di integrazione concessi con il passaggio ai 14nm finfet:
70%-> 63,5mmq
100%->54mmq
150%->43,2mmq

die size 4,28x modulo
70%-> 272mmq
100%->231mmq
150%->185mmq

Mi perdo
Diciamo che orientativamente potrebbe essere 250mm2, perchè 185mm2 saremmo simili ad un 6700K, mi sembra un po' troppo piccolo, seppur il 6700K è APU, 231mm2 potrebbe essere giusto... ma ti darebbero tutti contro perchè parlando di prezzo/mm2 sarebbe un macello , diciamo che 250mm2 potrebbe essere ragionevole, e sarebbe circa il valore sparato a naso da me in assoluta ignoranza (botta di ).

Comunque anche a pensare in negativo sulle potenze Zen, il TDP è 95W, il die è piccolo, ipotizzare un aumento di core sarebbe permesso sia dal TDP che comunque un size die non enorme, in fin dei conti un Zen X12 sarebbe pressappoco quanto quello di un 8350...
Per come è impostato Zen, credo che X12 sarebbe possibile, ma per il fatto di dover mettere un MC solamente per l'altro modulo X4, credo che AMD aspetti un affinamento del silicio, oppure, chissà, se volesse fare una figata per il desktop (cosa improbabilissima) un Zen X16 senza SMT potrebbe forse rientrare nel targhet 140W... avrebbe comunque 16TH, ma 8 TH viaggerebbero al 100% e non al 30%.

[tuttodigitale]

Originariamente inviato da paolo.oliva2

Mi perdo

ti ho messo le dimensioni di un ipotetico ZEN su 32nm, Cosa vuoi di più?
Trovo impressiionante, l'aumento di ipc nel ST, considerando
a) è più piccolo di SB e dovrebbe avere un ipc paragonabile
b) fo4 basso.
non so se sarà veloce (GHz), ma dovrebbe offrire un'efficienza esagerata....

Originariamente inviato da Relativa_Mente

Infatti in quell'occasione ci parlò dell'avvento delle memorie 3D come la più grande innovazione degli ultimi anni nel settore, in quanto promettevano di aumentare di molto la banda della memoria.

la tecnologia che sta alla base delle memorie 3d xpoint di Intel, potrà sostituire in un prossimo futuro anche le cache l2, basate sulle SRAM

[digieffe]

Originariamente inviato da paolo.oliva2

La confusione è che l'MC AMD ha si 2 canali, ma sono 2 canali dual-channel, quindi quando 1 canale "serve" un modulo X4, non è un sigle-channel ma è un dual-channel...

Per farti chiarezza, è come se un Zen X8 abbia 2 moduli ed 1 MC che con 2 vie serve un dual channel un modulo e con l'altro, l'altro modulo.

scusami ma non ho capito

[digieffe]

Originariamente inviato da tuttodigitale

ti ho messo le dimensioni di un ipotetico ZEN su 32nm, Cosa vuoi di più?
Trovo impressiionante, l'aumento di ipc nel ST, considerando
a) è più piccolo di SB e dovrebbe avere un ipc paragonabile
b) fo4 basso.
non so se sarà veloce (GHz), ma dovrebbe offrire un'efficienza esagerata....


la tecnologia che sta alla base delle memorie 3d xpoint di Intel, potrà sostituire in un prossimo futuro anche le cache l2, basate sulle SRAM

potresti averci preso...

mi sta venendo un dubbio: vuoi vedere che sarà più efficiente della concorrenza?

[tuttodigitale]

Edit.
ho sbagliato per quanto riguarda i livelli di integrazione dei 32nm: i 5,8mmq/MB si riferiscono alla L2, per la l3 siamo a circa a 4,6mmq/MB,

i valori corretti sono
+70% -> 251mmq
+100% -> 213mmq
+150% -> 170mmq