[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da digieffe

@bjt2 quando parli di 1,2-1,5 oppure 2 IPC incaso di fp è riferito all'isa x86 immagino

sarebbe da capire quante uops o mops generano (int, mem e fp) e come queste occupano le pipeline.

ovvero quelle 1..2 istruzioni x86 quante pipeline va ad occupare in media?

Beh, il 94%-96% delle istruzioni sono da una o due mop, come qualcuno ha postato qui (o su semiaccurate... Non mi ricordo... ). Le altre sono istruzioni di sistema o codice legacy... L'IPC credo si riferisca alle MOP, ma vista questa statistica non fa molta differenza... Noi ingegneri siamo abituati ad approssimare... Anche un errore del 10-20% rende comunque l'idea, a questo stadio e per quello che sappiamo...

[paolo.oliva2]

http://wccftech.com/amd-raven-ridge-...m-glofo-amkor/

Non so se sono novità.

"Con Carrizo, AMD è riuscita a ottenere un sacco di prestazioni per watt miglioramenti. AMD ha dichiarato che questi miglioramenti sono vicini a 2.4x perf / watt, circa lo stesso di quello che AMD sta ottenendo su GPU Polaris quest'anno".
A spannella... se con Carrizo e sempre sul 28nm ha fatto 2,4X potenza a parità di Watt... se il 14nm almeno almeno dimezza i Watt rispetto al 28nm e se le implementazioni di Carrizo sono trasportabili su Zen, 95W praticamente corrisponderebbero grosso modo al doppio del TDP di un 9590 (225W x 2).
Direi che 95W si raggiungerebbero in OC

Ottobre 2016 data di lancio di Zen, X8 16TH

[tuttodigitale]

Originariamente inviato da bjt2

Sarebbero dettagli... Le cache e le code, se ben dimensionate per il carico massimo, al dimezzare del carico (e quindi raddoppiare le risorse per un thread) guadagni massimo 5-10%...

il 5-10% di solito è il gap per il solo dimezzamento della L2 ...devi rivedere un pò le tue stime, imho...

[bjt2]

Originariamente inviato da tuttodigitale

il 5-10% di solito è il gap per il solo dimezzamento della L2 ...devi rivedere un pò le tue stime, imho...

Per questo ho detto se dimensionate bene...

Se BD ha x elementi per le code interne e Zen ne ha 2x, in ST guadagnerà massimo 5-10% e quindi perderà massimo 5-10% nel passaggio da ST a MT...

[tuttodigitale]

Originariamente inviato da paolo.oliva2

http://wccftech.com/amd-raven-ridge-...m-glofo-amkor/

Non so se sono novità.

"Con Carrizo, AMD è riuscita a ottenere un sacco di prestazioni per watt miglioramenti. AMD ha dichiarato che questi miglioramenti sono vicini a 2.4x perf / watt, circa lo stesso di quello che AMD sta ottenendo su GPU Polaris quest'anno".
A spannella... se con Carrizo e sempre sul 28nm ha fatto 2,4X potenza a parità di Watt... se il 14nm almeno almeno dimezza i Watt rispetto al 28nm e se le implementazioni di Carrizo sono trasportabili su Zen, 95W praticamente corrisponderebbero grosso modo al doppio del TDP di un 9590 (225W x 2).
Direi che 95W si raggiungerebbero in OC

Ottobre 2016 data di lancio di Zen, X8 16TH

Ho il sospetto che non ci sarà nessun 16-core monolitico...tra i vantaggi dell'interposer c'è il partizionamento dei die.... e del time-to-market accelerato...

PS 2,4x credo che si riferisca al consumo tipico dell'intera piattaforma (kaveri ha bisogno di un FCH)

[tuttodigitale]

Originariamente inviato da bjt2

Per questo ho detto se dimensionate bene...

il fatto che noi due abbiamo un concetto diverso di dimensionate bene.
Per me uno scaling del 80% con SMT2 vuol dire esattamente l'opposto...

Solo il tempo ci dirà chi tra noi due ha ragione :

Originariamente inviato da bjt2

Se BD ha x elementi per le code interne e Zen ne ha 2x, in ST guadagnerà massimo 5-10% e quindi perderà massimo 5-10% nel passaggio da ST a MT...

le risorse in più servono anche per avere (così si dice) il 40% di ipc più di XV nel ST. Lo scaling subirebbe un ribasso anche per un maggiorm E BENVENUTO, sfruttamento delle risorse nel thread singolo.

[bjt2]

Originariamente inviato da tuttodigitale

Ho il sospetto che non ci sarà nessun 16-core monolitico...tra i vantaggi dell'interposer c'è il partizionamento dei die.... e del time-to-market accelerato...

PS 2,4x credo che si riferisca al consumo tipico dell'intera piattaforma (kaveri ha bisogno di un FCH)

Per i server il costo dell'interposer è ampiamente giustificato dai prezzi che normalmente si praticano e il vantaggio di avere die più piccoli è che si può selezionare meglio i die con meno leakage e/o di migliore qualità... Con die enormi è impossible avere tutti i core omogenei...

Originariamente inviato da tuttodigitale

il fatto che noi due abbiamo un concetto diverso di dimensionate bene.
Per me uno scaling del 80% con SMT2 vuol dire esattamente l'opposto...

Solo il tempo ci dirà chi tra noi due ha ragione :

Ma con il 14nm c'è talmente tanto spazio che ogni core può avere tutti i transistors necessari...

[tuttodigitale]

Originariamente inviato da bjt2

Ma con il 14nm c'è talmente tanto spazio che ogni core può avere tutti i transistors necessari...

Mi pare che l'incremento delle prestazioni nel ST e nel MT, delle architetture Intel sia andato di pari passo, e considera che i 14nm di Intel sono paragonabili ai 10nm di Samsung..
buttare transistor, che poi potrebbero servire per implementare un core aggiuntivo, seguendo la logica, tanto posso, e non quella della soluzione "migliore", non mi pare furbo tanto meno se parti sulla carta, con un silicio di qualità peggiore al concorrente..
Lo scaling del 80% (lato integer) pare poco credibile, tanto valeva continuare con il CMT e ottenere gli stessi benefici nel ST...

[bjt2]

Originariamente inviato da tuttodigitale

Mi pare che l'incremento delle prestazioni nel ST e nel MT, delle architetture Intel sia andato di pari passo, e considera che i 14nm di Intel sono paragonabili ai 10nm di Samsung..
buttare transistor, che poi potrebbero servire per implementare un core aggiuntivo, seguendo la logica, tanto posso, e non quella della soluzione "migliore", non mi pare furbo tanto meno se parti sulla carta, con un silicio di qualità peggiore al concorrente..
Lo scaling del 80% pare poco credibile, tanto valeva continuare con il CMT...o ottenere gli stessi benefici nel ST...

Nel CMT hai code separate sugli INT, AGU, cache separate... Costa più area di un SMT e se fai un core abbastanza "cicciottello" con SMT puoi ottenere prestazioni paragonabili a un modulo, con la possibilità, con poche modifiche, di passare a SMT4...

[digieffe]

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/9-hardwar...-avra-1331-pin
1331 pin

quindi ancora con i pin nella cpu e conseguente poca corrente attraverso gli stessi?

Se così fosse mirano ad una piattaforma poco costosa, a questo punto sarà necessario vedere cosa presenteranno per l'Opteron

[digieffe]

Originariamente inviato da gridracedriver

perché poca corrente? tra l'altro comunque i pin aumentano del 41~42% rispetto AM3(+) 938~942 vs 1331

"Del primo prenderà la capacità di poter garantire un'elevata richiesta energetica, offrendo la possibilità di sfruttare CPU High Performance da 140Watt (o forse più)"

Overclock Garantito?

...e comunque dice che per la piattaforma server sarà utilizzato il sistema LGA

corrente intesa come Ampere.

non si è sempre detto che con i pin nel socket (lga?) può passare più corrente?


EDIT: quanti pin ha fm2?

[capitan_crasy]

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/9-hardwar...-avra-1331-pin
1331 pin

Sembrano stranamente tanti anche per un APU che attualmente ne ha meno di una CPU classica.
Comunque il numero non è un grosso problema; basta aggiungere una media di 3 file di pin all'esterno per lato (al centro un AM3+ ha 31 pin) del package mantenendo lo stesso diametro dei pin già utilizzato per gli attuali AM3+...

[bjt2]

Varie ipotesi, che ritengo più verosimili (escludendo ipotesi fantasiose come 4 canali RAM) e che possono essere combinate:

1) I pin sono più sottili, quindi per la stessa corrente servono più pin.
2) TDP max aumentato, quindi servono più pin per l'alimentazione.
3) Vcore abbassato notevolmente, quindi per dissipare lo stesso TDP serve più corrente (ma quindi maggiore frequenza massima)
4) Linea/linee di alimentazione aggiuntiva/e con tensione separate e indipendenti da quelle già presenti, ad esempio per eventuale memoria HBM on chip, oppure per alimentazione di south bridge integrato (nel caso di SoC)
5) Linee pciexpress, DP, usb, sata, ecc. aggiuntive
6) Pin per le funzionalità aggiuntive del SB, come gigabit ethernet, wifi, magari addirittura audio...

EDIT: anche su semiaccurate ci discutono... (e mio tweet a dresdenboy...)

[capitan_crasy]

Originariamente inviato da bjt2

Varie ipotesi, che ritengo più verosimili (escludendo ipotesi fantasiose come 4 canali RAM) e che possono essere combinate:

1) I pin sono più sottili, quindi per la stessa corrente servono più pin.
2) TDP max aumentato, quindi servono più pin per l'alimentazione.
3) Vcore abbassato notevolmente, quindi per dissipare lo stesso TDP serve più corrente (ma quindi maggiore frequenza massima)
4) Linea/linee di alimentazione aggiuntiva/e con tensione separate e indipendenti da quelle già presenti, ad esempio per eventuale memoria HBM on chip, oppure per alimentazione di south bridge integrato (nel caso di SoC)
5) Linee pciexpress, DP, usb, sata, ecc. aggiuntive
6) Pin per le funzionalità aggiuntive del SB, come gigabit ethernet, wifi, magari addirittura audio...

EDIT: anche su semiaccurate ci discutono... (e mio tweet a dresdenboy...)

Vero...
Mi dimentico sempre che le APU ZEN sono full SoC!

[paolo.oliva2]

Originariamente inviato da bjt2

Varie ipotesi, che ritengo più verosimili (escludendo ipotesi fantasiose come 4 canali RAM) e che possono essere combinate:

1) I pin sono più sottili, quindi per la stessa corrente servono più pin.
2) TDP max aumentato, quindi servono più pin per l'alimentazione.
3) Vcore abbassato notevolmente, quindi per dissipare lo stesso TDP serve più corrente (ma quindi maggiore frequenza massima)
4) Linea/linee di alimentazione aggiuntiva/e con tensione separate e indipendenti da quelle già presenti, ad esempio per eventuale memoria HBM on chip, oppure per alimentazione di south bridge integrato (nel caso di SoC)
5) Linee pciexpress, DP, usb, sata, ecc. aggiuntive
6) Pin per le funzionalità aggiuntive del SB, come gigabit ethernet, wifi, magari addirittura audio...

EDIT: anche su semiaccurate ci discutono... (e mio tweet a dresdenboy...)

In teoria... le alimentazioni a isola hanno pin separati?

Il buono è che se parlano di 140W, mi sembra un parallelismo al socket 2011 Intel... perchè fino a ieri parlavano di 95W per Zen X8...
Secondo me... non credo che il 14nm GF vadi d'accordo con 8 core e 140W.
Per dirla breve... se Zen X8 avesse anche solamente 3GHz in 95W, mi sembra abbastanza lecito supporre un Zen X12 alla stessa frequenza nei 140W... perchè sarebbe molto competitivo sia con un 5960X 14nm 3,5GHz ma X8 e lo sarebbe pure anche con l'X10 sempre 14nm nei 3,2GHz.
Sputtanarsi stile 9590 per portare un Zen X8 a 4GHz, sarebbe bello perchè la stessa versione 95W corrisponderebbe grosso modo ad un 8320 (quindi con ampie possibilità di superare in OC la frequenza def di un Zen X8 140W, come oggi l'8320 lo fa su un 8350).

Poi ci metterei altro. Secondo me il die di Zen nativo sarebbe X8 (da qui anche l'intenzione di portare a X8 anche gli APU). Ora... dando per vero che Zen Opteron possa arrivare a X32, AMD non avrebbe problemi di concorrenza interna a portare Zen desktop anche fino a X16. Ma da 2 X8 nativi, si avrebbero 2 MC che devono avere il collegamento ai banchi ram.

Dopo 7 anni dove AMD non ha potuto fare granché per enormi limitazioni di silicio, mi sembra ovvio che sfruttarà appieno tutte le possibilità, ed ovviamente dietro pure GF avrebbe tutti gli interessi.

[affiu]

Originariamente inviato da tuttodigitale

Ho il sospetto che non ci sarà nessun 16-core monolitico...tra i vantaggi dell'interposer c'è il partizionamento dei die.... e del time-to-market accelerato...

PS 2,4x credo che si riferisca al consumo tipico dell'intera piattaforma (kaveri ha bisogno di un FCH)

Forse nel settore desktop ci può stare, ma in quello desktop-APU(che poi diventerà la fascia ''alta'')non credo proprio, senza escluderlo chiaramente perchè tutto resta sempre possibile; io parto da un altro tipo di logica di partenza.

Partendo dalla ps4 è la APU più potente che esiste come potenza computazionale ''grafica''; viene veloce pensare se sarebbe stato meglio 4 core bulldozer e il restante gpu.
La parte grafica di un APU ha bisogno di avere una cpu che non sia potente ma che facciano un lavoro quanto ''più parallelo'' possibile, quindi è preferibile più core piccoli che si ''accollano'' circa un thread che averne più grande ma che non garantisce questa equazione: 1-1-core-thread.
Poi è tutto un discorso di miniaturizzazione, ma se volessimo rafforzare questo punto di partenza, sempre se non vado errato, i core di jaguar dovrebbero essere circa 3 mm2,... mentre quelle di bulldozer circa 9 e rotti mm2
Adesso considerando solo la superfice dei core( è giustamente bisogna considerare le dimensione delle altre unitè di un intero processore) siamo a 1 a 3 come superfice; della serie, considerando il passaggio dal 32nm(o 28nm per le console) al 14nm, 16 core monolitici sarebbe il minimo.

D'altronde meglio e molti dovrebbero essere i cores; anche la gpu della ps4(sempre se non erro, corregetemi) e circa su 90mm2, roba più roba meno, quindi 1 a 3 cpu vs gpu come area dell'intero processore.....la pari potenza di una gpu ne occuperebbe come spazio circa circa 230mm2(una 7870), ma questo è un altro aspetto ancora.
Quindi per far girare un gioco a 4k od 8k bisognano, sempre come minimo almeno 16 core od 32 per bilanciare una gpu-APU di circa 150 mm2
In fondo e per ipotesi basta che i core siano anche un 4/5 mm2 è sempre la metà di un core bulldozer e siamo sempre a 32nm, già si potrebbero avere 16 core.
Considera che devono equilibrare la cpu e gpu( anzi per essere giustamente pignoli i cores cpu dovrebbero scomparire dentro la gpu, cioè invertire il 33% di una porzione di gpu-apu al 66% per non dire 90/95% di area occuppata dalla gpu, ma questo è un altro aspetto ancora), quindi se si allargano anche da 90 mm2 di una gpu-APU fino a 140/170mm2 siamo alla metà di circa un 300/350mm2 del die di un processore Apu spinto al max, sempre a mio avviso.
Non credo che abbandonando, almeno per il SOLO mondo apu, il cmt c'è possibilità di sostituire la solita equazione.
Perchè ci dovrebbe essere da esludere un 16 core quando invece, con molta possibilità potremmo vedere un 32 core?...vi immaginate un 8 core desktop fascia alta vs un APU-desktp a 16 core,che per forza tanti ne dovrebbe avere se no non potrebbe bilanciare la potenza di una GPU, chi dovrebbe ''vincere''?Quale comprereste voi?

[paolo.oliva2]

Originariamente inviato da affiu

Forse nel settore desktop ci può stare, ma in quello desktop-APU(che poi diventerà la fascia ''alta'')non credo proprio, senza escluderlo chiaramente perchè tutto resta sempre possibile; io parto da un altro tipo di logica di partenza.

Partendo dalla ps4 è la APU più potente che esiste come potenza computazionale ''grafica''; viene veloce pensare se sarebbe stato meglio 4 core bulldozer e il restante gpu.
La parte grafica di un APU ha bisogno di avere una cpu che non sia potente ma che facciano un lavoro quanto ''più parallelo'' possibile, quindi è preferibile più core piccoli che si ''accollano'' circa un thread che averne più grande ma che non garantisce questa equazione: 1-1-core-thread.
Poi è tutto un discorso di miniaturizzazione, ma se volessimo rafforzare questo punto di partenza, sempre se non vado errato, i core di jaguar dovrebbero essere circa 3 mm2,... mentre quelle di bulldozer circa 9 e rotti mm2
Adesso considerando solo la superfice dei core( è giustamente bisogna considerare le dimensione delle altre unitè di un intero processore) siamo a 1 a 3 come superfice; della serie, considerando il passaggio dal 32nm(o 28nm per le console) al 14nm, 16 core monolitici sarebbe il minimo.

D'altronde meglio e molti dovrebbero essere i cores; anche la gpu della ps4(sempre se non erro, corregetemi) e circa su 90mm2, roba più roba meno, quindi 1 a 3 cpu vs gpu come area dell'intero processore.....la pari potenza di una gpu ne occuperebbe come spazio circa circa 230mm2(una 7870), ma questo è un altro aspetto ancora.
Quindi per far girare un gioco a 4k od 8k bisognano, sempre come minimo almeno 16 core od 32 per bilanciare una gpu-APU di circa 150 mm2
In fondo e per ipotesi basta che i core siano anche un 4/5 mm2 è sempre la metà di un core bulldozer e siamo sempre a 32nm, già si potrebbero avere 16 core.
Considera che devono equilibrare la cpu e gpu( anzi per essere giustamente pignoli i cores cpu dovrebbero scomparire dentro la gpu, cioè invertire il 33% di una porzione di gpu-apu al 66% per non dire 90/95% di area occuppata dalla gpu, ma questo è un altro aspetto ancora), quindi se si allargano anche da 90 mm2 di una gpu-APU fino a 140/170mm2 siamo alla metà di circa un 300/350mm2 del die di un processore Apu spinto al max, sempre a mio avviso.
Non credo che abbandonando, almeno per il SOLO mondo apu, il cmt c'è possibilità di sostituire la solita equazione.
Perchè ci dovrebbe essere da esludere un 16 core quando invece, con molta possibilità potremmo vedere un 32 core?...vi immaginate un 8 core desktop fascia alta vs un APU-desktp a 16 core,che per forza tanti ne dovrebbe avere se no non potrebbe bilanciare la potenza di una GPU, chi dovrebbe ''vincere''?Quale comprereste voi?

Guarda, io la penso così:
il primo passo (come poi sarebbe confermato dalle info di vendita) è quello di uscire con Zen X86 e far vedere che l'architettura Zen è valida ed idem il 14nm GF.
Il secondo passo è quello di Zen APU (che del resto sarebbe proprio annunciato nel 1° trimestre 2017) con un numero massimo di core ALMENO di X8.
Questo perchè? Se lo sviluppo HSA e Huma sarà abbastanza maturo da offrire software specifico che sfrutti l'IGP all'interno del procio (se consideriamo cosa fa l'IGP di Carrizo in 7W sul 28nm, un Zen APU X8 avrebbe 45W sul 14nm..., credo supererebbe tranquillamente la fascia delle VGA discrete bassa se non media realizzate sul 28nm), il tutto unito alla potenzialità di una IGP dentro il procio rispetto a una discreta (come velocità di collegamento e/o interazione X86), la cosa sarebbe di tutto rispetto.
Uniscici pure il discorso che Intel mi sembra non potrebbe "inserire" l'IGP nella fascia socket 2011 semplicemente perchè non ha un margine TDP (dal 22nm al 14nm se inserisse una IGP non riuscirebbe a mantenere la stessa potenza X86 del 22nm), presumo dovrebbe aspettare almeno il 9nm... ma fra quanto? Un Zen APU X8 nel 2017 spiazzerebbe Intel... non ci sarebbe bisogno di X16 APU.

[bjt2]

Originariamente inviato da paolo.oliva2

In teoria... le alimentazioni a isola hanno pin separati?

Non vedo vantaggi a separare le linee. Legheresti le mani a i produttori di MB sul numero di fasi da mettere... E poi dal punto di vista dell'affidabilità è meglio avere più pin possibili in parallelo che alimentano tutto quello che deve avere la stessa tensione, così se qualche PIN o qualche VRM salta, la CPU funziona ancora...

[tuttodigitale]

Originariamente inviato da affiu

Forse nel settore desktop ci può stare, ma in quello desktop-APU(che poi diventerà la fascia ''alta'')non credo proprio, senza escluderlo chiaramente perchè tutto resta sempre possibile; io parto da un altro tipo di logica di partenza.

il punto è che i 16 core + 2048 sp, dovrebbero occupare meno di 500 mmq....dimensione abbondantemente gestibile dall'interposer.
Non capisco invece la logica di partenza. L'interposer nelle APU HPC, ci dovrà comunque essere, soluzione monolitica o un puzzle di elementi proprio per connettere le HBM..
Infatti i rumors davano per certo che le APU HPC fossero formate da 4 die... 2xPolaris 11 e 2xZEN x8...


PS non metto in dubbio che l'APU sarà una soluzione a 16core...ma solo che non ci sarà nessun die monolitico oltre ZEN x8 e l'apu consumer. Secondo me dovremmo attendere ZEN+ per quello.

Originariamente inviato da affiu

Considera che devono equilibrare la cpu e gpu( anzi per essere giustamente pignoli i cores cpu dovrebbero scomparire dentro la gpu, cioè invertire il 33% di una porzione di gpu-apu al 66% per non dire 90/95% di area occuppata dalla gpu, ma questo è un altro aspetto ancora),

il rapporto "migliore" dipende.
un altro possibile vantaggio dell'interposer e dei puzzle di die è anche quello di poter cambiare il rapporto CPU-GPU...APU HPC x8+2048sp, o x16+1024sp sarebbero possibili semplicemente togliendo pezzi interi di die, o ancora APU X24-32+1024sp, aggiungendo previa modifica dell'interposer 1-2 die ZEN, in sostituzione del die della GPU e un paio di stack di HBM...
...e non è detto che non sia possibile, spazio per HBM permettendo, di fare un apu x8-3084 sp...
Non sottovalutiamo la flessibilità che l'interposer può dare....il tutto ad una frazione del costo rispetto a vari tape out...

Alla fine lato CPU, oltre al nuovo bus, sarebbe richiesta la sola presenza sul die di una coppia di MC dual channel, a fine di presentare sulla motherboard sempre 4 canali per la memoria.

[bjt2]

Originariamente inviato da gridracedriver

quale sarebbe?

https://twitter.com/bjt2marco/status/712361969936961541

ah, mi spiegheresti gentilmente il punto 3 alla veloce anche?

Il limite alla frequenza di una CPU, se il FO4 è abbastanza basso, dipende dalla potenza dissipabile dalla CPU. Allo scendere del processo produttivo e a parità di FO4, la tensione necessaria a una certa frequenza scende. Se poi scende anche il FO4, la tensione cala ulteriormente. Ma se un chip ha la possibilità di dissipare tot Watt con un sistema di raffreddamento, per sfruttarli tutti, siccome la tensione è diminuita, devi aumentare la corrente, aumentando i transistors (quindi chip più complesso) e/o la frequenza operativa. Ma un pin di un certo spessore può portare solo una certa quantità di corrente. Quindi più corrente, più pin sono necessari.

comunque : http://www.legitreviews.com/aida64-v...support_180117

Visto...

http://www.extremetech.com/wp-conten...rrizo-FIVR.jpg
Carrizo dovrebbe essere vicino al 2x rispetto a kaveri come efficienza e sullo stesso silicio (più prestazioni con tdp da 95 a 65watt) in più il numero dei pin aggiuntivi dovrebbe presupporre molte feature come IVR, ecc... insomma i riquadri viola tutti trasportati su Zen

Se non mi sbaglio Carrizo è un SoC e quindi ha anche il SB integrato... Speriamo che Zen sia così... Basta SB fatti a 65nm che scaldano e consumano un botto! Questo poi spiegherebbe anche i pin in più...