[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da Free Gordon

Avrebbe senso una APU simile per il mobile...anche con soli 8GB di ram totali. Direi che bastano e avanzano. Anche molti desktop da ufficio ne potrebbero giovare.. ma credo farebbe più fortuna nel mobile, dato il prezzo di vendita in media più alto.

Ormai lo spazio di memoria unificato tra CPU e GPU è approdato anche in NVidia, anche se per le GPU discrete ciò vale solo per l'accesso della GPU alla RAM normale, mentre per il contrario servirebbe supporto hardware (APU) o del SO (windows)...

Il processo è irreversibile. Non c'è più differenza tra memoria CPU e GPU e si possono tranquillamente unire (sempre solo dal punto di vista delle GPU), ancora di più vale per le APU AMD... Tranquillamente si possono avere 8/16/32GB di HBM2 e slot per eventuale RAM aggiuntiva che si aggiungerà a quella on-board... Inutile dire che la veloce HBM2 sarà riservata alla GPU e l'eccedenza ai processi CPU... Ma questo ultimo fatto è fattibile solo se hai un collegamento veloce alla HBM: quindi non fattibile per una classica GPU discreta accedibile tramite PCIexpress (che non è neanche coerente), dal lato CPU, ma solo con la memoria HBM, che è anche più veloce delle DDR4 e supporta un numero molto superiore di transazioni, avendo 8 canali per chip (!)... Quindi un server (ad esempio con 32 core ) ci andrebbe a nozze...

[digieffe]

... a questo punto ipc al 90%, mt simile, c'è solo da sperare in una buona frequenza ...

edit: http://excavator.looncraz.net/ nella pagina "guesstimate", da selezionare in fondo, ha fatto delle previsioni IMO attendibili

[paolo.oliva2]

Originariamente inviato da bjt2

Il consumo è molto non lineare con le frequenze. Un 32 core Zen è possibile con clock tra i 2 e i 2,5GHz, IMHO. Ricordiamo che i primi opteron a 16 core avevano un clock base di 1,6GHz e un turbo di +1.2GHz... Non credo che non si siano fatti passi in avanti dai primi opteron...

Ma io credo che il clock sarà almeno di 3GHz indipendentemente dal numero di core totali... in fin dei conti AMD (o chi per lei) affina il silicio e tara la distanza dei transistor su una frequenza ottimale che è quella Opteron.

E' per questo che un X8 BD alla fine ha la stessa frequenza massima di un X6/X4 (die fallati), perchè i limiti fisici del silicio e la distanza dei transistor è la medesima su tutti i modelli (tanto è lo stesso die).

Intel invece realizza un die con affinamento silicio e distanza transistor e varianti architetturali proprie... quindi è ovvio che un 6700K può essere 95W a 4GHz mentre un X6/X8 alle stesse frequenze già risulterebbe +50%/+100% se I/O Cache fossero le stesse, ma essendo più corposo, è ovvio che Intel debba limare di parecchio la frequenza.
Va bene gli scalini del TDP, ma addirittura AMD commercialmente ha venduto dei BD X4 a 125W vs dei BD X8 a 95W e comunque alla fine X4 e X8 allo stesso TDP minimo 95W...

Secondo me, quindi, Zen implementerà tutto quanto realizzato da AMD su Carrizo/28nm con il vantaggio del passaggio dal 28nm Bulk al 14nm FF.

Vorrei farti una domanda che ho postato parecchie volte ma non ha trovato risposta.

Un silicio HP è affinato per ottenere massime prestazioni, viceversa ul LP per il minor consumo. E' ovvio che tra i 2 la differenza sia comunque la frequenza.

AMD implementa l'alimentazione a "isola", credo per focalizzare il minimo TDP/core, unito alla semplicità così di arrivare al TDP/DIE/n° core.

Su questa base... è sbagliato ipotizzare che su qualsiasi silicio di partenza (LP/HP) comunque la potenza totale del DIE non sarebbe pregiudicata ed, anzi, un silicio LP permetterebbe potenze MT superiori?

Cioè... l'HP permetterebbe una potenza superiore a core, ma ad un costo TDP/potenza comunque superiore rispetto ad un silicio LP visto che questo ha l'obiettivo del minor TDP a parità di potenza.
Ora... visto che un silicio mobile ha le stesse priorità di un silicio server (la massima potenza al minor TDP), ne conseguirebbe che un Zen IPOTETICAMENTE realizzato su un silicio LP, avrebbe si frequenze def inferiori rispetto ad un silicio HP, ma si inquadrerebbe meglio sul discorso del perchè Zen X8 avrebbe 95W e di varianti Zen a 16 e 32 core a TDP umani.

E' ovvio che Zen desktop è possibile in quanto l'IPC sarebbe aumentato del 40% a fronte di una frequenza che nella più pessimistica delle ipotesi passerebbe da 4GHz (PD) a 3GHz (-33%) (ma potrebbe essere recuperata con il turbo, la forza bruta).

Inoltre... visto che pure Intel dai 4GHz di un procio desktop deve limare di un -30% con un 5960X, un Zen nato con una frequenza def ottimale a cavallo dei 3GHz (con tutto il bla bla sopra), non avrebbe nulla di meno, soprattutto considerando che presumibilmente all'aumentare dei core la frequenza non calerebbe un granchè (addirittura ipotizzando X8 95W ~3,5GHz, un X16 nei 140W avrebbe sicuramente ~3GHz, mentre Intel già con l'X10, qualcuno ha postato che sul 14nm si spera arriverebbe alla stessa frequenza, quindi un rapporto Zen-Intel di frequenze simili ma con +50% di core per Zen allo stesso TDP, ben al di sopra di qualsiasi deficit di IPC.

E' per questo che io sono dell'idea che il confronto forza bruta di Zen su Intel sarà una cosa mentre la potenza MT a die e parità di TDP sarà tutt'altra... ed ipotizzo che il vantaggio MT di Zen sarà superiore rispetto a quando perderà in ST su Intel.

[Mister D]

Originariamente inviato da gridracedriver

mi immagino già PC desktop/mobile senza ram di sistema con le apu_zen nel 2017 da minimo 4~8 fino a 32 GB

un bel Die da ~300mmq in 95~125watt (4c+ht zen e 1024~2048sp gcn4.0) più 4 Die HBM1/2 da 4~8+ GB

E bastaaaaaa!!! Che non vedo l'ora di farmi il pc nuovo con una APU di livello over 9000

PS: la scimmia per ora sono riuscita a contenerla a livello 6000

[bjt2]

Originariamente inviato da paolo.oliva2

Ma io credo che il clock sarà almeno di 3GHz indipendentemente dal numero di core totali... in fin dei conti AMD (o chi per lei) affina il silicio e tara la distanza dei transistor su una frequenza ottimale che è quella Opteron.

E' per questo che un X8 BD alla fine ha la stessa frequenza massima di un X6/X4 (die fallati), perchè i limiti fisici del silicio e la distanza dei transistor è la medesima su tutti i modelli (tanto è lo stesso die).

Intel invece realizza un die con affinamento silicio e distanza transistor e varianti architetturali proprie... quindi è ovvio che un 6700K può essere 95W a 4GHz mentre un X6/X8 alle stesse frequenze già risulterebbe +50%/+100% se I/O Cache fossero le stesse, ma essendo più corposo, è ovvio che Intel debba limare di parecchio la frequenza.
Va bene gli scalini del TDP, ma addirittura AMD commercialmente ha venduto dei BD X4 a 125W vs dei BD X8 a 95W e comunque alla fine X4 e X8 allo stesso TDP minimo 95W...

Secondo me, quindi, Zen implementerà tutto quanto realizzato da AMD su Carrizo/28nm con il vantaggio del passaggio dal 28nm Bulk al 14nm FF.

Vorrei farti una domanda che ho postato parecchie volte ma non ha trovato risposta.

Un silicio HP è affinato per ottenere massime prestazioni, viceversa ul LP per il minor consumo. E' ovvio che tra i 2 la differenza sia comunque la frequenza.

AMD implementa l'alimentazione a "isola", credo per focalizzare il minimo TDP/core, unito alla semplicità così di arrivare al TDP/DIE/n° core.

Su questa base... è sbagliato ipotizzare che su qualsiasi silicio di partenza (LP/HP) comunque la potenza totale del DIE non sarebbe pregiudicata ed, anzi, un silicio LP permetterebbe potenze MT superiori?

Cioè... l'HP permetterebbe una potenza superiore a core, ma ad un costo TDP/potenza comunque superiore rispetto ad un silicio LP visto che questo ha l'obiettivo del minor TDP a parità di potenza.
Ora... visto che un silicio mobile ha le stesse priorità di un silicio server (la massima potenza al minor TDP), ne conseguirebbe che un Zen IPOTETICAMENTE realizzato su un silicio LP, avrebbe si frequenze def inferiori rispetto ad un silicio HP, ma si inquadrerebbe meglio sul discorso del perchè Zen X8 avrebbe 95W e di varianti Zen a 16 e 32 core a TDP umani.

E' ovvio che Zen desktop è possibile in quanto l'IPC sarebbe aumentato del 40% a fronte di una frequenza che nella più pessimistica delle ipotesi passerebbe da 4GHz (PD) a 3GHz (-33%) (ma potrebbe essere recuperata con il turbo, la forza bruta).

Inoltre... visto che pure Intel dai 4GHz di un procio desktop deve limare di un -30% con un 5960X, un Zen nato con una frequenza def ottimale a cavallo dei 3GHz (con tutto il bla bla sopra), non avrebbe nulla di meno, soprattutto considerando che presumibilmente all'aumentare dei core la frequenza non calerebbe un granchè (addirittura ipotizzando X8 95W ~3,5GHz, un X16 nei 140W avrebbe sicuramente ~3GHz, mentre Intel già con l'X10, qualcuno ha postato che sul 14nm si spera arriverebbe alla stessa frequenza, quindi un rapporto Zen-Intel di frequenze simili ma con +50% di core per Zen allo stesso TDP, ben al di sopra di qualsiasi deficit di IPC.

E' per questo che io sono dell'idea che il confronto forza bruta di Zen su Intel sarà una cosa mentre la potenza MT a die e parità di TDP sarà tutt'altra... ed ipotizzo che il vantaggio MT di Zen sarà superiore rispetto a quando perderà in ST su Intel.

Che io sappia il processo LP ha sopratutto un leakage inferiore, dovuto a una tensione di soglia, e quindi Vcore richiesto, inferiore. Giocoforza questo produce anche frequenze massime inferiori. Un processo LP può andare bene per chip mobili oppure ad alto parallelismo (GPU, CPu con molti core) e ovviamente privilegia il MT rispetto al ST (escluso turbo, ma comunque la frequenza massima è limitata)

Originariamente inviato da gridracedriver

mi immagino già PC desktop/mobile senza ram di sistema con le apu_zen nel 2017 da minimo 4~8 fino a 32 GB

un bel Die da ~300mmq in 95~125watt (4c+ht zen e 1024~2048sp gcn4.0) più 4 Die HBM1/2 da 4~8+ GB

E' una possibilità più che concreta... Una delle prossime console molto probabilmente sarà fatta con una APU AMD con 16-32GB di RAM HBM2...

[digieffe]

Originariamente inviato da paolo.oliva2

... (addirittura ipotizzando X8 95W ~3,5GHz, un X16 nei 140W avrebbe sicuramente ~3GHz, mentre Intel già con l'X10, qualcuno ha postato che sul 14nm si spera arriverebbe alla stessa frequenza, quindi un rapporto Zen-Intel di frequenze simili ma con +50% di core per Zen allo stesso TDP, ben al di sopra di qualsiasi deficit di IPC.

confermo che SE Zen X8 fosse a 3,5ghz allora l'X16 sarebbe a 3.0 con 140W.

sarebbe ottimo se Zen X8 fosse a 3,5ghz, spero non sia a 3,2 o peggio ancora a 3,0.

a 3,5ghz se la vedrebbe direttamente col prossimo X8 intel a 14nm (3,2hhz), invece a 3,2 o 3 se la verdrebbe con gli X6.
Temo però che in ogni caso il prezzo di Zen X8 non sarà inferiore ai 4-500 euro.

[digieffe]

Originariamente inviato da bjt2

Che io sappia il processo LP ha sopratutto un leakage inferiore, dovuto a una tensione di soglia, e quindi Vcore richiesto, inferiore. Giocoforza questo produce anche frequenze massime inferiori. Un processo LP può andare bene per chip mobili oppure ad alto parallelismo (GPU, CPu con molti core) e ovviamente privilegia il MT rispetto al ST (escluso turbo, ma comunque la frequenza massima è limitata)

poco overclock... povero paolo

[Free Gordon]

Originariamente inviato da bjt2

E' una possibilità più che concreta... Una delle prossime console molto probabilmente sarà fatta con una APU AMD con 16-32GB di RAM HBM2...

Probabile PS5...perchè l'NX di Nintendo non credo proprio avrà una soluzione del genere. Sarà una console meno potente di PS4.

[bjt2]

Originariamente inviato da digieffe

confermo che SE Zen X8 fosse a 3,5ghz allora l'X16 sarebbe a 3.0 con 140W.

sarebbe ottimo se Zen X8 fosse a 3,5ghz, spero non sia a 3,2 o peggio ancora a 3,0.

a 3,5ghz se la vedrebbe direttamente col prossimo X8 intel a 14nm (3,2hhz), invece a 3,2 o 3 se la verdrebbe con gli X6.
Temo però che in ogni caso il prezzo di Zen X8 non sarà inferiore ai 4-500 euro.

Se questo fosse vero allora il FO4 sarebbe stato aumentato di molto.
Mi spiego.

Già oggi 8 core piledriver (e excavator dovrebbe consumare di meno) vanno oltre i 4GHz (4,2 in turbo) a 125W.
E' vero che i core Zen sono più "grossi" se non altro per la FPU duplicata, ma i core Zen saranno prodotti a 14nm o 16nm e sopratutto con il processo FinFET, che fa scendere di molto consumi e leakage (per il minore Vcore). Anche se i transistors di Zen dovessero essere il doppio di Piledriver, credo che si potrebbe raggiungere tranquillamente i 4GHz a 125W per 8 core SE IL FO4 NON E' CAMBIATO. Il fatto che sia aumentato l'IPC del 40% non implica necessariamente che siano diminuiti gli stadi e quindi che sia aumentato il FO4.

Le tante pipeline rompono le scatole solo in caso di previsioni salto sbagliate, ma (1) il branch prediction dovrebbe essere migliorato e (2) con il checkpointing si dovrebbe ridurre la latenza, come se la pipeline fosse più corta... Inoltre con la cache L0 la pipeline si accorcia comunque nel caso tipico di dati in cache...

Quindi io non mi fascerei la testa dicendo che necessariamente il FO4 deve essere aumentato. La latenza minore delle MUL e FMUL potrebbe essere dovuta anche solo a una maggiore parallelizzazione unita a caratteristiche leggermente maggiori del silicio.
Mi spiego.
Feci i calcoli per calcolare quanti bit per ciclo potevano calcolare i moltiplicatori. La differenza in FO4 equivalente tra calcolare ad esempio 12 o 18 bit per ciclo può sembrare proporzionale per la implementazione "semplice" di avere 12 o 18 addizionatori in cascata... Ma con una adeguata rete combinatoria è possibile anche ridurre gli stadi, ad esempio con addizionatori da 2,3,4 operandi. Ovviamente ci vuole più hardware. Con adeguato numero di transistors, possono anche aver ridotto la latenza delle MUL senza aumentare il FO4.
Analogamente per altre eventuali velocizzazioni di altre istruzioni.

Se usciranno (almeno a regime) x8 a 4GHz (magari anche a 95W) allora sapremo che non hanno aumentato il FO4.

[tuttodigitale]

Secondo me è fuori dal benchè minimo dubbio che x16 possa raggiungere e persino superare i 3GHz in 140W. Se non ci fosse la dicitura low power, non avrei dubbi dello sforamento dei 4 GHz di base per l'octa core...
Tuttavia il fatto che AMD non abbia delegato a TSMC la produzione di ZEN, vuol dire che il 14nm LPP è un buon processo produttivo..che poi sia buono per il 32 core, destinato ai datacenter (polaris è su 14nm e sembra promettere un bel balzo in avanti in efficienza) , e meno buono per l'octa core , su questo non ci è dato sapere.

Ho come l'impressione che tutti noi stiamo aspettando il 16core monolitico... (Secondo me ci sono buone possibilità nell'avere una piattaforma quad-channel concorrente a quella Intel 2011)

[digieffe]

non ho alcun dubbio che zen x8 possa girare a 4ghz, ma non certamente consumando 95w e probabilmente neanche 125/140w.

[raxas]

Salve, leggo con una certa frequenza questo thread con le varie valutazioni dagli indizi mostrati, sul prossimo processore "Zen"... che spero sia davvero oltre (parlando grossolanamente) gli Intel attuali, o almeno alla pari, con sviluppi nel range di evoluzione possibile: per un senso di giustizia per un'azienda, AMD, che ha dedicato tempo e risorse nella riprogettazione profonda, sarebbe davvero una grossa delusione se tutto quello inferito non si rivelasse vero, ma sembra che ci saranno sorprese... a questo scopo mi chiedevo quale sia la politica di AMD nel tenere riservati gli sviluppi, specie se di tipo positivo...
a quale policy sono tenuti tutti*
i fior fiore di ingegneri, compreso il Keller... come avrà fatto poi a finire il prodotto e a lasciarlo da affinare agli altri... avrà davvero compiuto il suo ruolo possibile?
oltre a chi si occupa dei risvolti pratici della produzione, prima che il prodotto esca?
*al fine di mantenere tutto segreto?
davvero si può avere una così vasta osservanza dei segreti di produzione richiesti?
che poi io spero, per non dare indizi al concorrente...

certo che se esce una rivoluzione e si avrà un 8 fino 16 core desktop (come prestazioni... non come riferimento al numero dei core, se l'efficienza dipenderà da altro...) con prestazioni superlative... bè, non perchè io sia o non sia a sostegno di AMD (anzi per adesso, dato che non posso aspettare ottobre e oltre, con un A64 del 2006 e un Opteron185 (conservato)... potrei anche prendere uno Xeon di fascia meido-bassa come un E5 2620v3, da affiancare dopo a uno Zen...)
sarà una resurrezione di AMD, che indipendentemente da tutto, io spero, da profanissimo, e non solo io evidentemente...

[digieffe]

Originariamente inviato da bjt2

Se questo fosse vero allora il FO4 sarebbe stato aumentato di molto.
Mi spiego.

Già oggi 8 core piledriver (e excavator dovrebbe consumare di meno) vanno oltre i 4GHz (4,2 in turbo) a 125W.
E' vero che i core Zen sono più "grossi" se non altro per la FPU duplicata, ma i core Zen saranno prodotti a 14nm o 16nm e sopratutto con il processo FinFET, che fa scendere di molto consumi e leakage (per il minore Vcore). Anche se i transistors di Zen dovessero essere il doppio di Piledriver, credo che si potrebbe raggiungere tranquillamente i 4GHz a 125W per 8 core SE IL FO4 NON E' CAMBIATO. Il fatto che sia aumentato l'IPC del 40% non implica necessariamente che siano diminuiti gli stadi e quindi che sia aumentato il FO4.

Le tante pipeline rompono le scatole solo in caso di previsioni salto sbagliate, ma (1) il branch prediction dovrebbe essere migliorato e (2) con il checkpointing si dovrebbe ridurre la latenza, come se la pipeline fosse più corta... Inoltre con la cache L0 la pipeline si accorcia comunque nel caso tipico di dati in cache...

Quindi io non mi fascerei la testa dicendo che necessariamente il FO4 deve essere aumentato. La latenza minore delle MUL e FMUL potrebbe essere dovuta anche solo a una maggiore parallelizzazione unita a caratteristiche leggermente maggiori del silicio.
Mi spiego.
Feci i calcoli per calcolare quanti bit per ciclo potevano calcolare i moltiplicatori. La differenza in FO4 equivalente tra calcolare ad esempio 12 o 18 bit per ciclo può sembrare proporzionale per la implementazione "semplice" di avere 12 o 18 addizionatori in cascata... Ma con una adeguata rete combinatoria è possibile anche ridurre gli stadi, ad esempio con addizionatori da 2,3,4 operandi. Ovviamente ci vuole più hardware. Con adeguato numero di transistors, possono anche aver ridotto la latenza delle MUL senza aumentare il FO4.
Analogamente per altre eventuali velocizzazioni di altre istruzioni.

Se usciranno (almeno a regime) x8 a 4GHz (magari anche a 95W) allora sapremo che non hanno aumentato il FO4.

Originariamente inviato da digieffe

non ho alcun dubbio che zen x8 possa girare a 4ghz, ma non certamente consumando 95w e probabilmente neanche 125/140w.

ho risposto senza leggere la tua risposta

ora se sarà a 4ghz, andrà circa quanto il 10 core intel a 3ghz che però è 140w... un po' tantino, o no?

[Ren]

Originariamente inviato da tuttodigitale

Secondo me è fuori dal benchè minimo dubbio che x16 possa raggiungere e persino superare i 3GHz in 140W.

Originariamente inviato da digieffe

il 10 core intel a 3ghz che però è 140w... un po' tantino, o no?

Mettici pure che intel ha un silicio del 15% più veloce...

Un F04 minore(sempre se confermato) non ti regala di certo il 60% di core in più con un silicio peggiore. (in 140w)


ps. se accoppiano più die per socket hanno anche la penalità (in watt) del bus serdes offchip.

[bjt2]

Questo il nuovo post di dresdenboy su twitter:

New #AMDZen patch: minor latency changes for znver1.md http://j.mp/1PefXsc L/S in FX cluster and not too low clocks? 4GHz 8C DT?

Sono andato a leggere la patch. Tutte le latenze dei load FP aumentati. Quello che lui ipotizza, e che è ragionevole, è che il FO4 sia stato abbassato rispetto a XV, e quindi clock più alto, lui ipotizza 8 core a 4GHz DT (dual thread, suppongo)...



Com'è possibile abbassare il FO4, causando l'aumento di alcune latenze, ma abbassare le latenze delle moltiplicazioni? La soluzione è aumentare il numeri di bit calcolati più di quanto si sia diminuito il FO4 per più che compensare... Hanno fatto un grande lavoro sui moltiplicatori. Probabilmente sugli addizionatori c'era già ampio margine per abbassare il FO4 senza dover spezzare l'addizione... E sulle moltiplicazioni hanno usato addizionatori a più porte per diminuire gli stadi, e quindi il FO4 e allo stesso tempo aumentare i bit calcolati per ciclo. Questo richiede circuiti più complessi e quindi più area...

Come hanno fatto? Supponiamo che con un disegno ad alto FO4, si riesca a calcolare 12 bit per ciclo della moltiplicazione, con il circuito non ciclico più semplice del mondo, ossia 12 addizionatori a 2 porte in cascata. Il FO4 sarà 12 volte quello di un addizionatore a 2 porte.
Se uso addizionatori a 3 porte, posso fare 24 bit per ciclo con 12 stadi o 16 bit per ciclo con 8 stadi (una porta per il risultato precedente più 2 per 2 bit alla volta, più il carry). Quindi il FO4 è 8 volte quello di un addizionatore a 3 porte che non è molto superiore a quello di uno a 2 porte.
Quindi con un po' di hardware in più (l'addizionatore a 3 porte è comunque più complicato di quello a 2) ho ridotto il FO4 e aumentato il numero di bit calcolati per ciclo...
Ma perchè fermarsi a 3 porte?

Ecco come è possibile diminuire il FO4 e aumentare contemporaneamente la potenza del moltiplicatore, a scapito di un aumento di area e numero di transistors consumati.


EDIT:

Originariamente inviato da gridracedriver

perché zen dovrebbe avere un FO4 addirittura minore di bd? semmai uguale o addirittura poco superiore dato che hanno accorciato la pipe di 1-2 stadi...
credo che FO4 di zen sarà di 20 non di più, per tanto l'8c ha il 99% delle possibilità di stare a 3.5ghz MT in 95watt e 4ghz Turbo
...per tanto se avesse queste frequenze stimo che in ST sarà sotto del 10% e in MT sopra del 20% a Broadwell-E a parità di Core

Dal post di dresdenboy si evince che è possibile... Tutte le latenze degli FP load sono aumentati... Quindi almeno la FPU ha il numero di stadi aumentato...

[bjt2]

Originariamente inviato da gridracedriver

...a questo punto però diventa tutto un po' più complicato, forse solo per me , in quanto fino a poco tempo fa si era ipotizzato da ciò che era emerso il medesimo o seppur minimo aumento del FO4 e aver tagliato 1-2 stadi nel caso delle MUL...
invece ora è l'opposto?
http://www.hwupgrade.it/forum/showpo...&postcount=779

ma forse solo quelle delle Int, mentre qua si parla di quelle FP: quindi accorciato la pipe int aumentando di poco oppure no FO, e allungato quella della fp diminuendolo?

E' possibile, con l'uso di più transistors, fare delle MUL veloci E con basso FO4... L'ho scritto nel mio post precedente...

L'aumento della latenza delle FP significa che hanno diminuito il FO4 e quindi servono più stadi per fare le stesse operazioni. Poichè non ha senso diminuire il FO4 solo di una parte di CPU, perchè il restante farebbe solo da tappo, si deduce che anche le altre parti hanno visto il FO4 ridotto... Per le pipe INT le uniche unità critiche al ridurre del FO4 sono MUL e DIV, perchè le ADD e a maggior ragione le operazioni logiche che sono ancora più semplici, sono molto veloci e possono essere implementati in un solo clock anche con un FO4 basso... E per MUL e DIV ho spiegato sopra che con unità più complesse è possibile ottenere risultati in pochi cicli e con FO4 alto...

[tuttodigitale]

Originariamente inviato da digieffe

ora se sarà a 4ghz, andrà circa quanto il 10 core intel a 3ghz che però è 140w... un po' tantino, o no?

Per me, un 10 core skylake a 3 GHz sta in 110W reali (i 4+4 skylake girano a 3,2GHz in 45W di TDP)...quindi non è poi tutta questa esagerazione......

[tuttodigitale]

Originariamente inviato da gridracedriver

si ho letto dell'aumento di area occupata e di integrazione di transistors, ma ciò inciderebbe senza dubbio alcuno con l'aumento del consumo/tdp e stonerebbe quindi con i 95 watt a questo punto

quindi se non hanno fatto vaccate, come ad esempio diminuire FO4 solo di una parte come dici, anche la parte Int vedrà una riduzione di FO4 nonostante la diminuzione di 1-2 stadi negli Int? ciò vorrebbe di un bel salto avanti sugli Interi più di quel che mi aspetto.

ma l'aumento è relativo...ricordiamo che sono 4 ALU, solo due (suppongo, ma mi pare piuttosto logico) in grado di eseguire le moltiplicazione e le divisioni. Aumentare le dimensioni di queste 2 pipeline, è molto più conveniente che non aumentare il FO4 del 20-30%, per ottenere la stessa riduzione della latenza, che si traduce, approssimativamente in 20-30% di tensione in più, ovvero ogni snigolo transistor consumerà il 40-70% a parità di frequenza.

Attualmente non sono del tutto convinto della riduzione del FO4, se verrà toccata la FDIV ne avremmo la conferma.

L'unica certezza è che ZEN sia una architettura ancora orientata al clock (e se il silicio lo permette potrebbe davvero raggiungere quota 5GHz in turbo boost). E pertanto, frequenze inferiori ai 2,5GHz (raggiungibili con un vcore da SoC per cellulari, a questo punto), non sono neppure ipotizzabili per il 32 core....

Speriamo che non ci faccia lo scherzo lato ipc. Pare troppo bello......

[tuttodigitale]

Originariamente inviato da gridracedriver

concordo

si preannuncia un ottimo anno, anche per gli intellisti...
Forza AMD

[Ren]

Originariamente inviato da gridracedriver

perché zen dovrebbe avere un FO4 addirittura minore di bd? semmai uguale o addirittura poco superiore dato che hanno accorciato la pipe di 1-2 stadi...
credo che FO4 di zen sarà di 20 non di più, per tanto l'8c ha il 99% delle possibilità di stare a 3.5ghz MT in 95watt e 4ghz Turbo
...per tanto se avesse queste frequenze stimo che in ST sarà sotto del 10% e in MT sopra del 20% a Broadwell-E a parità di Core

Il concetto era sul consumo TDP. Come può AMD integrare 16c/3ghz, quando intel non supera i 3.2ghz con 10c in 140w su un silicio migliore del 15%.

Originariamente inviato da tuttodigitale

Per me, un 10 core skylake a 3 GHz sta in 110W reali (i 4+4 skylake girano a 3,2GHz in 45W di TDP)...quindi non è poi tutta questa esagerazione......

Il TDP è di 65w per 4core 3.2. Quanto assorbe la GPU (bench) ?