[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[capitan_crasy]

Originariamente inviato da dav1deser

Non facciamo disinformazione:

During the CEO Keynote, Dr. Lisa Su and other high-profile guests will highlight new details of upcoming products and showcase how the industry is building a new high-performance computing ecosystem that will push technology to the next level.

Vuol dire che semplicemente daranno nuovi dettagli sui prossimi prodotti ad alte prestazioni. Quindi, banalmente, potrebbe esserci solo qualche info in più di quelle che hanno dato a gennaio.

Clicca qui...

Presentazione oppure svelare ormai il dado è tratto...

[maldepanza]

Originariamente inviato da capitan_crasy

Presentazione oppure svelare ormai il dado è tratto...

Ok, ma prima di luglio imho non si vedrà niente sullo scaffale, paolo dovrà rimandare il ritorno dai Vatussi

[Ton90maz]

Originariamente inviato da capitan_crasy

A quanto sembra Epyc2 avrà 32MB di cache L3 per chiplet, mentre le CPU Ryzen serie 3000 avranno 16MB...
Vedremo su Threadripper 7nm quanta L3 avrà...



Habemus diem???



Epyco al quadrato...

però il chiplet è lo stesso, il chip di collegamento è circa un quarto. Che ci avranno messo al posto dei 32 MB mancanti?
Ammesso che effettivamente manchino

[paolo.oliva2]

Originariamente inviato da maldepanza

Ok, ma prima di luglio imho non si vedrà niente sullo scaffale, paolo dovrà rimandare il ritorno dai Vatussi

Si è postato mille e mille volte che su 14nm l'intero ciclo di produzione in volumi è durato 40 giorni per avere disponibilità del prodotto.
Su un Zen 2 di cui i chiplet sono prodotti a 7nm da TSMC e il motherchip 14nm da GF, quindi la capacità produttiva è quella di 2 FAB e non 1, a cui si somma un volume di chiplet (ovvero proci) che a wafer è quasi tripla rispetto alla produzione Zen. E' più che ovvio che il tempo richiesto sarà inferiore... e con una produzione in volumi partita esempio a metà maggio, i tempi sono quelli.

eh, eh. Normale. Non so da quando segui il TH, ma se scorri indietro, mica tanto, basta gennaio 2019 con l'ES del CES, addirittura si era arrivati a dicembre 2019 per disponibilità Zen2, il che è incomprensibile. Credo che tutti speriamo che il nuovo modello di TV, di auto, di cellulare esca prima... Se Xiaomi annuncia Mi10 per gennaio 2020, mi sembra normale che lo si voglia prima di Natale per farsi un regalo... E' infantile gufare ritardi e palesare disponibilità a tempi biblici solamente perchè Intel è in fortissimo ritardo.

P.S.

Su will simultaneously launch or unveil at least four product lines. High up the agenda is AMD's highly anticipated 3rd generation Ryzen desktop processors in the socket AM4 package, based on "Zen 2" microarchitecture, and a multi-chip module (MCM) codenamed "Matisse." This launch could be followed up by a major announcement related to the company's 2nd generation EPYC enterprise processors based on the "Rome" MCM.

Su lancerà o svelerà contemporaneamente almeno quattro linee di prodotti. In cima all'agenda ci sono gli attesissimi processori desktop Ryzen di terza generazione di AMD nel pacchetto socket AM4, basati sulla microarchitettura "Zen 2" e un modulo multi-chip (MCM) con il nome in codice "Matisse". Questo lancio potrebbe essere seguito da un importante annuncio relativo ai processori aziendali EPYC di seconda generazione dell'azienda basati sull'MC "di Roma".

Per svelare le caratteristiche dei prodotto LA PRODUZIONE IN VOLUMI DEVE ESSERE GIA' PARTITA, perchè è solamente nella situazione in produzione in volumi avviata che si possono conoscere frequenze/rese e quindi dichiarare modelli commerciali.

Loro riportano tale e quale quello che dico io, cioè che la produzione in volumi è ovvio che sia già partita prima del 28 maggio.
Se fissiamo (ad essere pessimisti) 4 settimane per la disponibilità commerciale, tutto sta a quando è stata lanciata la produzione in volumi. Se il 1° maggio, c'è la possibilità di presentazione e disponibilità contemporanea, se il 15 maggio si tratterà di aspettare 2 settimane... ma sarà sempre giugno, non certamente luglio e a scendere.

I rumors riportavano un anticipo di Epyc rispetto a settebre (annunciato da Lisa Su), e questo fa supporre una distribuzione EPYC a luglio.

https://www.techpowerup.com/254259/a...navi-this-june

[EdMetal]

Originariamente inviato da maldepanza

Ok, ma prima di luglio imho non si vedrà niente sullo scaffale, paolo dovrà rimandare il ritorno dai Vatussi

Diciamo che per ora è ancora tutto da scoprire, potrebbe anche essere che lo lanciano al computex, non è detto

[paolo.oliva2]

Originariamente inviato da Ton90maz

però il chiplet è lo stesso, il chip di collegamento è circa un quarto. Che ci avranno messo al posto dei 32 MB mancanti?
Ammesso che effettivamente manchino

Secondo me l'inghippo sta nel motherchip. Ricordo una dichiarazione di una variante del motherchip appositamente realizzata per AM4.

Al momento non si sa se la L3 sia o meno nel chiplet, quindi se fosse nel motherchip, una variante di questo per AM4 potrebbe essere stata fatta con metà L3.

Io non sono un tecnico di architettura proci, ma ho notato che i collegamenti IF e quant'altro sono sempre indirizzati alla L3, quindi un bus di collegamento tra i 2 Chiplet in AM4 (come dichiarato da chi ha analizzato il bios Zen2) mi fa supporre che nei chiplet ci sia la L3.
Non so se dico una stronzata, ma la soluzione (per chiplet uguali server e desktop) potrebbe essere un Chiplet nativo con 16MB di L3 e altri 16MB o nulla a CCX sul motherchip.

Credo che il nesso potrebbe essere la necessità di avere una L3 unificata con più MC a monte (TR4 con 2 MC e Epyc con 8 MC), nel motherchip. Con un X12/X16 AM4 con 1 MC il collegamento sarebbe assicurato dal bus inter-chiplet. Con TR4/Epyc il tutto sarebbe risolto a livello di motherchip con la L3 (o L4?) unificata.

[Tody]

Originariamente inviato da Mini4wdking

Nelle filippine non c'è GP: se esce per il gran premio a Singapore stiamo freschi... dopo metà settembre!

Di Navi non sappiamo davvero nulla, metà settembre mi sembra più sensato che giugno come data di uscita e se quella bandiera vicino alla ruota è quella di Singapore sarebbe anche un rebus divertente
Ovviamente zen 2 spero prima anche per non accavallare i lanci e le ordinazioni di silicio (ma non me ne intendo per dire se le ordinazioni si sovrappongono o ci siano due linee distinte di produzione)

[capitan_crasy]

Originariamente inviato da Ton90maz

però il chiplet è lo stesso, il chip di collegamento è circa un quarto. Che ci avranno messo al posto dei 32 MB mancanti?
Ammesso che effettivamente manchino

Ehmm... no almeno a livello produttivo...
Epyc e Ryzen (ma anche qualsiasi altra CPU AMD da server) hanno la stessa base, ma hanno avuto linee produttive diverse...
Può darsi che disattivando quattro core vadano "persi" anche la metà della cache L3; anche se ES in questione descritto come 2X8MB e non 1X16MB...
Purtroppo l'altro ES Matisse @ 12 core non viene specificato la quantità di cache L3, quindi ci tocca aspettare...

[Juanito.82]

Originariamente inviato da paolo.oliva2

Secondo me l'inghippo sta nel motherchip. Ricordo una dichiarazione di una variante del motherchip appositamente realizzata per AM4.

Al momento non si sa se la L3 sia o meno nel chiplet, quindi se fosse nel motherchip, una variante di questo per AM4 potrebbe essere stata fatta con metà L3.

Io non sono un tecnico di architettura proci, ma ho notato che i collegamenti IF e quant'altro sono sempre indirizzati alla L3, quindi un bus di collegamento tra i 2 Chiplet in AM4 (come dichiarato da chi ha analizzato il bios Zen2) mi fa supporre che nei chiplet ci sia la L3.
Non so se dico una stronzata, ma la soluzione (per chiplet uguali server e desktop) potrebbe essere un Chiplet nativo con 16MB di L3 e altri 16MB o nulla a CCX sul motherchip.

Credo che il nesso potrebbe essere la necessità di avere una L3 unificata con più MC a monte (TR4 con 2 MC e Epyc con 8 MC), nel motherchip. Con un X12/X16 AM4 con 1 MC il collegamento sarebbe assicurato dal bus inter-chiplet. Con TR4/Epyc il tutto sarebbe risolto a livello di motherchip con la L3 (o L4?) unificata.

il fatto che la L3 sia fuori dal chiplet dovrebbe essere ormai assodato, è una delle informazioni uscite alla presentazione di epyc (c'è un articolo al riguardo su bitandchips) e se i chiplet sono gli stessi sarà così anche per ryzen.
la mia curiosità è ora sulle latenze, avere la L3 fuori le incrementa comunque rispetto ad avere tutto nel chip, ma che però potrebbero essere più omogenee rispetto al passare tra un chip e l'altro.

per fortuna manca poco

[capitan_crasy]

Originariamente inviato da Juanito.82

il fatto che la L3 sia fuori dal chiplet dovrebbe essere ormai assodato, è una delle informazioni uscite alla presentazione di epyc (c'è un articolo al riguardo su bitandchips) e se i chiplet sono gli stessi sarà così anche per ryzen.
la mia curiosità è ora sulle latenze, avere la L3 fuori le incrementa comunque rispetto ad avere tutto nel chip, ma che però potrebbero essere più omogenee rispetto al passare tra un chip e l'altro.

per fortuna manca poco

Ma assolutamente no...
La cache L3 dovrebbe rimanere nel chiplet e gli ultimi dettagli sugli ES danno appunto 16X16MB di cache L3 su Rome @ 64core, cioè 2x16MB (1xCCX) per DIE...



Si diceva che il chip I/O fosse troppo grande per contenere solo i controller PCI-Express e 4 canali RAM, da qui l'ipotesi che contenesse anche una sorta di cache aggiuntiva alla L3...

[paolo.oliva2]

Originariamente inviato da Juanito.82

il fatto che la L3 sia fuori dal chiplet dovrebbe essere ormai assodato, è una delle informazioni uscite alla presentazione di epyc (c'è un articolo al riguardo su bitandchips) e se i chiplet sono gli stessi sarà così anche per ryzen.
la mia curiosità è ora sulle latenze, avere la L3 fuori le incrementa comunque rispetto ad avere tutto nel chip, ma che però potrebbero essere più omogenee rispetto al passare tra un chip e l'altro.

per fortuna manca poco

Secondo me bisogna fare un distinguo: un MCM a parità di bontà cache introdurrà comunque una latenza superiore perchè è un MCM.
Però onde evitare i chilometrici post che sicuramente ci saranno circa le latenze migliori di Intel, giusto per arrivare a dire che Intel è meglio, io sposterei il discorso sull'IPC.

L'IPC concordiamo tutti che è l'unità di misura prestazionale di un processore, che accoppiato alla frequenza ci da' la prestazione reale.
L'IPC di per sè è già comprensivo di latenze perchè è ovvio che le istruzioni devono passare tra le cache sia per essere elaborate che per il risultato finale.

Dando per scontato che Zen2 avrà un IPC superiore ad Intel, non comprendo che valore possa avere in sè la latenza, perchè si può essere d'accordo che la stessa architettura con latenze migliori possa migliorare l'IPC, ma comunque sarebbe un non senso confrontare le latenze Zen2 vs quelle Intel quando Zen2 con un IPC superiore compunque risulterà più veloce di Intel (a parità di frequenza).

Cioè... se Intel ha IPC 100 con latenze 5 e AMD ha IPC 120 con latenze 10, a noi che importa? E' l'IPC che quantifica la potenzialità... al limite potremmo dire che i 120 di IPC con latenza 10 potrebbero diventare 130 con latenza 5, ma IPC 120 è comunque sempre meglio di IPC 100, cioè Zen comunque elaborerà prima il dato di Intel, ed è il tempo ad elaborare il dato che conta, non quanto dipende dall'ALU e quanto incide la latenza.

Tra l'altro, la ricerca di Intel per latenze migliori ha causato problemi enormi di falle di sicurezza... e sarei sicuro che se fosse stata AMD a creare tutti quei prb ai clienti, sarebbe morta e sepolta. Quindi non me la sentirei di elogiare le latenze Intel facendo le 3 scimmie al discorso falle, soprattutto perchè i fix fanno perdere prestazioni che credo siano in rapporto superiore rispetto al guadagno della latenza. Detto per intero, dentro Zen c'era un processore ARM dedicato proprio alla sicurezza. Già questo in teoria introdurrebbe una latenza, ma meglio una latenza +0,01% a pro di estrema sicurezza che -0,01 e tanti prb di falle.
Zen è una architettura progettata per server e riciclata per desktop, e nei server non è un dettaglio la sicurezza, lo può essere per un console da gioco, non per un PC aziendale.

[Juanito.82]

Originariamente inviato da capitan_crasy

Ma assolutamente no...
La cache L3 dovrebbe rimanere nel chiplet e gli ultimi dettagli sugli ES danno appunto 16X16MB di cache L3 su Rome @ 64core, cioè 2x16MB (1xCCX) per DIE...



Si diceva che il chip I/O fosse troppo grande per contenere solo i controller PCI-Express e 4 canali RAM, da qui l'ipotesi che contenesse anche una sorta di cache aggiuntiva alla L3...

16x16 sul chip, ma non dice dove
https://www.bitsandchips.it/9-hardwa...a-sandy-bridge
qui dicono che la L3 è nel chip I/O e su bitandchips riguardo AMD sono molto precisi, ci beccano spesso anche con i "rumor", per questo tendo a fidarmi di quello che scrivono.

Originariamente inviato da paolo.oliva2

Secondo me bisogna fare un distinguo: un MCM a parità di bontà cache introdurrà comunque una latenza superiore perchè è un MCM.
Però onde evitare i chilometrici post che sicuramente ci saranno circa le latenze migliori di Intel, giusto per arrivare a dire che Intel è meglio, io sposterei il discorso sull'IPC.

L'IPC concordiamo tutti che è l'unità di misura prestazionale di un processore, che accoppiato alla frequenza ci da' la prestazione reale.
L'IPC di per sè è già comprensivo di latenze perchè è ovvio che le istruzioni devono passare tra le cache sia per essere elaborate che per il risultato finale.

Dando per scontato che Zen2 avrà un IPC superiore ad Intel, non comprendo che valore possa avere in sè la latenza, perchè si può essere d'accordo che la stessa architettura con latenze migliori possa migliorare l'IPC, ma comunque sarebbe un non senso confrontare le latenze Zen2 vs quelle Intel quando Zen2 con un IPC superiore compunque risulterà più veloce di Intel (a parità di frequenza).

Cioè... se Intel ha IPC 100 con latenze 5 e AMD ha IPC 120 con latenze 10, a noi che importa? E' l'IPC che quantifica la potenzialità... al limite potremmo dire che i 120 di IPC con latenza 10 potrebbero diventare 130 con latenza 5, ma IPC 120 è comunque sempre meglio di IPC 100, cioè Zen comunque elaborerà prima il dato di Intel, ed è il tempo ad elaborare il dato che conta, non quanto dipende dall'ALU e quanto incide la latenza.

Tra l'altro, la ricerca di Intel per latenze migliori ha causato problemi enormi di falle di sicurezza... e sarei sicuro che se fosse stata AMD a creare tutti quei prb ai clienti, sarebbe morta e sepolta. Quindi non me la sentirei di elogiare le latenze Intel facendo le 3 scimmie al discorso falle, soprattutto perchè i fix fanno perdere prestazioni che credo siano in rapporto superiore rispetto al guadagno della latenza. Detto per intero, dentro Zen c'era un processore ARM dedicato proprio alla sicurezza. Già questo in teoria introdurrebbe una latenza, ma meglio una latenza +0,01% a pro di estrema sicurezza che -0,01 e tanti prb di falle.
Zen è una architettura progettata per server e riciclata per desktop, e nei server non è un dettaglio la sicurezza, lo può essere per un console da gioco, non per un PC aziendale.

hai fatto un po' confusione, intel ha sacrificato la sicurezza per la velocità ma non per ottenere latenze migliori, ma con le varie predizioni e stregonerie (che non capisco) delle CPU, le latenze dipendono dalle "strade", più sono corte e veloci più si riducono.
fare un passaggio in più fuori dal chip dovrebbe essere cmq peggio che un giro in più dentro il chip ma è un condizionale, potrebbe anche darsi che con con la nuova revisione di Infinity Fabric e tutto il resto delle novità non ci siano colli di bottiglia.
però avere IPC è tanto importante quanto avere le minori latenze possibili, un core non può aver già elaborato i dati e perdere tempo in coda ad aspettare il turno per comunicarli, soprattutto quando hai potenziali 16 cores ad alta frequenza che devono farsi bastare due canali di RAM.
ripeto che non ne capisco, ma credo che sia una delle inefficenze che si evita il più possibile quando progettano cpu e non è neanche così semplice come l'ho descritta.
sono importanti entrambi, non puoi recuperare su un fronte e perdere sull'altro, per questo sono curioso, avranno sicuramente pensato a qualcosa per risolvere un problema che riesco a prevedere anche io.

[conan_75]

La presentazione al computex mi pare scontata (ricordo ancora chi parlava di Aprile...), la disponibilità io ho sempre pensato luglio o settembre.

[dav1deser]

Originariamente inviato da capitan_crasy

Clicca qui...

Presentazione oppure svelare ormai il dado è tratto...

It is revealed that Dr. Su will simultaneously launch or unveil at least four product lines.

Ok, "è stato rivelato" dove? da chi?
In quell'articolo c'è un altro link con le parole di Lisa:

Dr. Lisa Su said, "As one of the most important global events for our industry, I look forward to COMPUTEX each year. I am honored to deliver the opening keynote this year and provide new details about the next generation of high-performance AMD platforms and products. With our partners, we will tell the story of how leading-edge technologies and an open ecosystem are driving an inflection point in computing and industry innovation and positively impacting several important markets."

Tutto ciò che mi sembra sia stato dichiarato è che verranno date nuove informazioni, e poi ci saranno l solite slides e i soliti tizi di aziende varie ed eventuali a parlare di quanto è bello lavorare con AMD e quanto i loro prodotti siano ottimi, un po' come al CES, al Capsaicin e ad altri avvenimenti simili.

Sia ben chiaro, non dico che AMD non presenterà ufficialmente nulla, dico che non vedo scritto da nessuna parte (con fonti, non con un "è stato rivelato" che mi suona quasi come "un sogno rivelatore mi ha detto che...") che farà annunci di questo genere.

Se AMD annuncerà ufficialmente Ryzen 3000 tanto meglio, non ci metto la mano sul fuoco che lo farà (o che annuncerà Navi, o gli Epyc).

Poi solo per smorzare un pochetto le scimmie a riguardo della storia di AMD e qualcosa di "fast and fuorious" che arriverà, ricordo qualche anno fa il countdown che era stato messo sul sito AMD, che allo scadere ha presentato "Le APU vanno nello spazio", l'ultima cosa che ci si aspettava, e l'ultima cosa che interessava vedere a quel tempo, e sicuramente ci sono altri esempi simili di Hype creato per il nulla cosmico.

[Gyammy85]

Originariamente inviato da dav1deser

It is revealed that Dr. Su will simultaneously launch or unveil at least four product lines.

Ok, "è stato rivelato" dove? da chi?
In quell'articolo c'è un altro link con le parole di Lisa:

Dr. Lisa Su said, "As one of the most important global events for our industry, I look forward to COMPUTEX each year. I am honored to deliver the opening keynote this year and provide new details about the next generation of high-performance AMD platforms and products. With our partners, we will tell the story of how leading-edge technologies and an open ecosystem are driving an inflection point in computing and industry innovation and positively impacting several important markets."

Tutto ciò che mi sembra sia stato dichiarato è che verranno date nuove informazioni, e poi ci saranno l solite slides e i soliti tizi di aziende varie ed eventuali a parlare di quanto è bello lavorare con AMD e quanto i loro prodotti siano ottimi, un po' come al CES, al Capsaicin e ad altri avvenimenti simili.

Sia ben chiaro, non dico che AMD non presenterà ufficialmente nulla, dico che non vedo scritto da nessuna parte (con fonti, non con un "è stato rivelato" che mi suona quasi come "un sogno rivelatore mi ha detto che...") che farà annunci di questo genere.

Se AMD annuncerà ufficialmente Ryzen 3000 tanto meglio, non ci metto la mano sul fuoco che lo farà (o che annuncerà Navi, o gli Epyc).

Poi solo per smorzare un pochetto le scimmie a riguardo della storia di AMD e qualcosa di "fast and fuorious" che arriverà, ricordo qualche anno fa il countdown che era stato messo sul sito AMD, che allo scadere ha presentato "Le APU vanno nello spazio", l'ultima cosa che ci si aspettava, e l'ultima cosa che interessava vedere a quel tempo, e sicuramente ci sono altri esempi simili di Hype creato per il nulla cosmico.

Vabbè dai, svelare, presentare, rivelare, lanciare, mica stiamo a trovare i sinonimi e i contrari...sono eventi dimostrativi e commerciali, dove tutti mostrano i muscoli, polaris venne annunciata al computex e venduta poco dopo, hanno sempre detto zen 2 per metà anno, quindi...

[Peter Sellers]

Originariamente inviato da paolo.oliva2

CUT

I rumors riportavano un anticipo di Epyc rispetto a settebre (annunciato da Lisa Su), e questo fa supporre una distribuzione EPYC a luglio.

quando la Su avrebbe detto che Epyc sarebbe uscito a settembre?
io ricordo per Epyc come per la serie 3000 un generico metà anno e la data di settembre non trova nessun riscontro, saresti il primo che la riporta, almeno per quello che ho letto

[capitan_crasy]

Originariamente inviato da Juanito.82

16x16 sul chip, ma non dice dove
https://www.bitsandchips.it/9-hardwa...a-sandy-bridge
qui dicono che la L3 è nel chip I/O e su bitandchips riguardo AMD sono molto precisi, ci beccano spesso anche con i "rumor", per questo tendo a fidarmi di quello che scrivono.

Conosco l'articolo e comunque si parla di un ipotesi L3 sul chip I/O, cosa ben differente dal confermato o sicuro...
E comunque mi sembra strano che sandra rilevi 16 blocchi da 16MB al posto di una singola memoria a 256MB e inoltre ES a quad core visto qualche giorno fa dice 2x8MB di L3, dato che un CCX è stato appunto spento...
Non dico che l'ipotesi di una cache L3 esterna inserita nel chip I/O sia impossibile, ma di certo non c'è niente di ufficiale...

Originariamente inviato da dav1deser

It is revealed that Dr. Su will simultaneously launch or unveil at least four product lines.

Ok, "è stato rivelato" dove? da chi?
In quell'articolo c'è un altro link con le parole di Lisa:

Dr. Lisa Su said, "As one of the most important global events for our industry, I look forward to COMPUTEX each year. I am honored to deliver the opening keynote this year and provide new details about the next generation of high-performance AMD platforms and products. With our partners, we will tell the story of how leading-edge technologies and an open ecosystem are driving an inflection point in computing and industry innovation and positively impacting several important markets."

Tutto ciò che mi sembra sia stato dichiarato è che verranno date nuove informazioni, e poi ci saranno l solite slides e i soliti tizi di aziende varie ed eventuali a parlare di quanto è bello lavorare con AMD e quanto i loro prodotti siano ottimi, un po' come al CES, al Capsaicin e ad altri avvenimenti simili.

Sia ben chiaro, non dico che AMD non presenterà ufficialmente nulla, dico che non vedo scritto da nessuna parte (con fonti, non con un "è stato rivelato" che mi suona quasi come "un sogno rivelatore mi ha detto che...") che farà annunci di questo genere.

Se AMD annuncerà ufficialmente Ryzen 3000 tanto meglio, non ci metto la mano sul fuoco che lo farà (o che annuncerà Navi, o gli Epyc).

Poi solo per smorzare un pochetto le scimmie a riguardo della storia di AMD e qualcosa di "fast and fuorious" che arriverà, ricordo qualche anno fa il countdown che era stato messo sul sito AMD, che allo scadere ha presentato "Le APU vanno nello spazio", l'ultima cosa che ci si aspettava, e l'ultima cosa che interessava vedere a quel tempo, e sicuramente ci sono altri esempi simili di Hype creato per il nulla cosmico.

Ma io sono d'accordo con te...
Non c'è un vero e proprio annuncio da parte di Lisa SU, tuttavia sono settimane che si ipotizzava un evento al Computex e appunto c'è la conferma di una presentazione generica oppure una semplice dimostrazione...
Tuttavia l'evento si tiene a fine maggio ed è plausibile che AMD possa presentare ZEN2 (per Navi non ho informazioni) proprio in quel evento...

[aldogdl]

Che tipo di memorie posso abbinare a un Ryzen 3 1300X ? Vanno bene le ddr4 da 2666 Mhz oppure possono montare anche qualcosa di più performante ?
Grazie

[paolo.oliva2]

Originariamente inviato da dav1deser

It is revealed that Dr. Su will simultaneously launch or unveil at least four product lines.

Ok, "è stato rivelato" dove? da chi?
In quell'articolo c'è un altro link con le parole di Lisa:

Dr. Lisa Su said, "As one of the most important global events for our industry, I look forward to COMPUTEX each year. I am honored to deliver the opening keynote this year and provide new details about the next generation of high-performance AMD platforms and products. With our partners, we will tell the story of how leading-edge technologies and an open ecosystem are driving an inflection point in computing and industry innovation and positively impacting several important markets."

Tutto ciò che mi sembra sia stato dichiarato è che verranno date nuove informazioni, e poi ci saranno l solite slides e i soliti tizi di aziende varie ed eventuali a parlare di quanto è bello lavorare con AMD e quanto i loro prodotti siano ottimi, un po' come al CES, al Capsaicin e ad altri avvenimenti simili.

Sia ben chiaro, non dico che AMD non presenterà ufficialmente nulla, dico che non vedo scritto da nessuna parte (con fonti, non con un "è stato rivelato" che mi suona quasi come "un sogno rivelatore mi ha detto che...") che farà annunci di questo genere.

Se AMD annuncerà ufficialmente Ryzen 3000 tanto meglio, non ci metto la mano sul fuoco che lo farà (o che annuncerà Navi, o gli Epyc).

Poi solo per smorzare un pochetto le scimmie a riguardo della storia di AMD e qualcosa di "fast and fuorious" che arriverà, ricordo qualche anno fa il countdown che era stato messo sul sito AMD, che allo scadere ha presentato "Le APU vanno nello spazio", l'ultima cosa che ci si aspettava, e l'ultima cosa che interessava vedere a quel tempo, e sicuramente ci sono altri esempi simili di Hype creato per il nulla cosmico.

Ma si, sono d'accordo anch'io, perchè ti conosco e so che non parti con il pensiero che non c'è perchè è AMD

Che AMD avrebbe festeggiato il suo 50° anniversario con il suo cavallo di battaglia, Zen2, questo era più che scontato, a qualsiasi punto di sviluppo fosse arrivata.

Però ci sono 3 cose da tenere in considerazione, gli ES che di solito precedono di 60 giorni la commercializzazione (e pubblicamente è stata resa nota la distribuzione il 15 marzo, e + 60 giorni fa 15 maggio), i bios di supporto Zen2 sono stati già distribuiti, sulle mobo X570 c'è un gran fermento.

Anche se Lisa Su non avesse dichiarato nulla su Zen2 al Computex, tu cosa penseresti?

[paolo.oliva2]

Originariamente inviato da Juanito.82

...hai fatto un po' confusione, intel ha sacrificato la sicurezza per la velocità ma non per ottenere latenze migliori, ma con le varie predizioni e stregonerie (che non capisco) delle CPU, le latenze dipendono dalle "strade", più sono corte e veloci più si riducono.

Premetto che la discussione è spunto per comprendere meglio il tutto, quindi di certo non parto con la presunzione di avere ragione.
Se parliamo di latenza delle cache, è una cosa, se invece parliamo di latenze generiche, allora includiamo tutto.

Se parliamo di latenza tra Chiplet e Motherchip, è ovvio che un MCM introduca latenze più alte di un monolitico, però il tutto va considerato a 360°.
La latenza della L1 e L2, diciamo non c'è alcuna differenza tra MCM e monolitico, perchè sono tutte nell'unico chip.
Idem la latenza del mothercip in I/O, specie se consideriamo la L3 nel motherchip.

Tra motherchip AM4 e chiplet è stato riportato 1 canale di collegamento ad 1 chiplet, o 3 nel caso di 2 chiplet. La velocità di questi canali è 100GB/s.
Prima di parlare di latenza, io vorrei capirne il funzionamento.
Tu diresti che una DDR4 4000 è di merda perchè ha una latenza superiore ad una 2133? Prima vediamone il comportamento, no?

fare un passaggio in più fuori dal chip dovrebbe essere cmq peggio che un giro in più dentro il chip ma è un condizionale, potrebbe anche darsi che con con la nuova revisione di Infinity Fabric e tutto il resto delle novità non ci siano colli di bottiglia.

Da quello che ho capito io, Zen2 ha tolto 2 colli di bottiglia importanti.
Il 1° era dato dall'IF inter-die, in quanto l'IF inter-die si "collega" alla L3 del 1° CCX del die ed il collegamento al 2° CCX è dato dall'IF inter-CCX all'interno del die.
E' ovvio che un collegamento
L3 1° CCX die 1 --> L3 1° CCX die 2
è diverso che
L3 2° CCX die 1 --> L3 1° CCX die 1 --> L3 1° CCX die 2 --> L3 2° CCX die 2
Se la L3 sarà nel chiplet, ipotizzerei una L3 unificata per Zen2 che eviterebbe l'IF inter-CCX, se poi la L3 fosse nel motherchip, sarebbe più chiaro in quanto i chiplet con L1 e L2 sarebbero collegati ad una unica L3 unificata.

Il 2° punto è la disgiunzione del clock IF dal clock delle RAM.

però avere IPC è tanto importante quanto avere le minori latenze possibili, un core non può aver già elaborato i dati e perdere tempo in coda ad aspettare il turno per comunicarli, soprattutto quando hai potenziali 16 cores ad alta frequenza che devono farsi bastare due canali di RAM.
ripeto che non ne capisco, ma credo che sia una delle inefficenze che si evita il più possibile quando progettano cpu e non è neanche così semplice come l'ho descritta.
sono importanti entrambi, non puoi recuperare su un fronte e perdere sull'altro, per questo sono curioso, avranno sicuramente pensato a qualcosa per risolvere un problema che riesco a prevedere anche io.

Sincermente non capisco il senso. Zen2 ha latenze migliori di Zen (questo l'ha detto Lisa Su) e Zen2 ha migliorato l'IPC. Quindi non capisco perchè dovrebbe perdere in un senso e guadagnare nell'altro, visto che li avrebbe migliorati entrambi.
Cioè, stiamo parlando di 2 release sempre MCM, quindi mi sembra ovvio che il prodotto più recente migliori il precedente... poi hanno pure raddoppiati i core...

Poi non comprendo quello che dici sull'evidenziato. Il Chiplet ha 1 canale proprietario al motherchip. Se i chip sono 2, i canali diventano 2, e via discorrendo. Quindi che sia un X8, un X16 o un X64, non è che avere più core "intasa" di più, perchè i 100GB/s di banda di un Chilet passano a 200GB/s se i Chiplet sono 2.
Per il discorso dual-channel vs quad-channel (AM4 vs TR4), bisogna vedere l'utilizzo. Mi sembra ovvio che l'offerta X16 su AM4 non abbia assolutamente il fine di darti una workstation con 250€ di mobo e 500€ di procio, ma comunque rientra nella richiesta di chi vuole un MT superiore per uso hobbistico, quindi un X16 "popolare" senza spendere la cifra come un TR4 ma soprattutto senza dover tirare il collo ad un X8 perdendo in toto l'efficienza.

Poi onestamente sono curioso pure io, perchè il collo di bottiglia di un X16 su dual-channel l'avevo ipotizzato pure io, ma visto che sembra che TR4 AMD voglia portare l'offerta a X64, beh, se un quad-channel riesce a supportare 64 core (e parliamo di ambito professionale) mi sembra ovvio che metà banda ma con 1/4 di core (dual channel vs quad-channel e 16 core vs 64 core) avrebbe meno colli di bottiglia.
Non ho idea di cosa possa aver fatto AMD, ma mi sembra ovvio che nessuno venderà un X64 su una stazione professionale se questa avesse colli di bottiglia con la ram... anche perchè nessuno avrebbe detto nulla se AMD avesse tirato fuori una nuova mobo per supporto X48/X64.
Io ho più una sensazione che il motherchip abbia veramente qualche cosa di innovativo tipo il coniglio dal cilindro, più che ipotizzare che AMD commerci una ferrari mettendoci i copertoni di una panda.

--------

Sul discorso MCM vs Monolitico, bisogna vedere se vogliamo trattare la cosa dal punto di vista accademico o commerciale.

Se tu mi chiedi se io preferisco l'MCM o monolitico, io come altri ti risponderanno monolitico.
Se invece mi chiedi se sono disposto a spendere il doppio e forse più a parità di core per avere monolitico al posto di MCM, la cosa cambia e parecchio.
A chi vuoi che freghi se il 2700X X8 AMD sia MCM o monolitico? E' un X8? Fa X prestazioni? Costa 300€ vs i 500€ di un X8 monolitico? Evviva l'MCM.

Quello che voglio dire è che chi ha preso un TR4 1000 o 2000, ne è rimasto totalmente soddisfatto, per cui non cerco fantasmi in Zen2, perchè abbiamo una architettura più prestazionale nei core, meno consumi a parità di prestazioni, e Lisa Su ha detto ufficialmente con migliori latenze.

Personalmente io prenderò un Zen2 AM4 con l'offerta core più alta (600€ ma anche 700€ li spenderei tutti per un X16), sempre che non ci sia l'alternativa di disponibilità TR4.