[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[dark.halo]

Originariamente inviato da capitan_crasy

No...
AM3r2 è come il socket AM2+ che in principio si chiamava appunto AM2r2...
Il nuovo socket è legato alla particolare architettura di Llano; quest'ultimo non ha bisogno del classico northbridge montato sulla scheda mamma e i collegamenti video arrivano direttamente dai PIN della CPU; tutto questo rende necessario progettare un nuovo socket...

Capito...

[papafoxtrot]

Io a questo punto però spero che liano e bulldozer abbiano lo stesso socket...
Insomma prima o poi AMD dovrà cambiare socket anche in fascia alta e mi pare più giusto fare tutta una generazione col nuovo socket che non fare la fascia bassa di nuova generazione col socket nuovo e la fascia alta col socket vecchio...
Se fosse così sarebbe come per lynnfield... chi ha un dual core non può aggiornare alla fasica più alta, nel senso che al massimo può prendersi un 860 (visto cosa costa e cosa da l'870).
Inoltre chi volesse prendere uyn bulldozer dovrebbe comperare una scheda madre vecchia (se già non ce l'ha) e si troverebbe con la piattaforma nuova nuova... ma non ulteriormente aggiornabile.

Io insomma spero, visto che liano avrà socket diverso per i motivi giustamente già detti, e che prima o poi anche a bulldozer toccherà un cambio di socket, che la cosa avvenga in un colpo solo.

Fra l'altro io credo che AMD abbia bisogno di socket più evoluti per i processori di fascia più alta delle future generazioni... Adesso ha un socket da 940-941 pins. Intel già ha socket da 1156 e 1366 pins e per sandy bridge si prevede un LGA2000 e qualcosa... Penso che grosso modo AMD abbia bisogno di una struttura simile, no?

[papafoxtrot]

Certamente socket F 1207 pin... g34 avrà sempre lo stesso numero di pins? (esce fra poco con magny cours se non sbaglio).

Ad ogni modo anche bulldozer la generazione successiva passerà alla GPu integrata, almeno che io non abbia capito male, per cui anche lui avrà bisogno del nuovo socket... Io a qual punto preferirei un cambio unico ecco tutto.

AM3r2=AM3+ lo vedrei come socket per thuban visto che si parla di aumento della frequenza del northbridge...

Vediamo. Non mi arrabbierei se zambesi uscisse su un socket nuovo ecco.

[AndryTAS]

Quindi per capire Bulldozer può darsi che si possa montare su socket AM3? mentre questo con GPU integrata no? però può darsi che bulldozer più avanti integri anche la gpu no?
Scusate la confusione per capire se la mia scheda madre possa montare qualcosa in futuro.

[capitan_crasy]

Originariamente inviato da papafoxtrot

Certamente socket F 1207 pin... g34 avrà sempre lo stesso numero di pins? (esce fra poco con magny cours se non sbaglio).

Ad ogni modo anche bulldozer la generazione successiva passerà alla GPu integrata, almeno che io non abbia capito male, per cui anche lui avrà bisogno del nuovo socket... Io a qual punto preferirei un cambio unico ecco tutto.

AM3r2=AM3+ lo vedrei come socket per thuban visto che si parla di aumento della frequenza del northbridge...

Vediamo. Non mi arrabbierei se zambesi uscisse su un socket nuovo ecco.

Mi sembra chiaro che ci sarà il socket AM3+ per le CPU Zambezi e un nuovo socket per le CPU Llano.
Non si può adattare il socket AM3+ per far funzionare le APU, in quanto i primi esemplari di Bulldozer avranno bisogno del northbridge, mentre Llano lo avrà integrato nel die...
Quindi, secondo me il nuovo socket di Llano sarà anche il futuro delle piattaforme desktop AMD, la quale dovrebbero essere compatibili con le APU costruite con architettura Bulldozer...

[capitan_crasy]

Clicca qui...

[capitan_crasy]

Originariamente inviato da Ratatosk

Osservazione interessante di Charlie di SemiAccurate:

Personalmente trovo la sua analisi molto ottimistica...
Staremo a vedere...

[astroimager]

Originariamente inviato da capitan_crasy

Mi sembra chiaro che ci sarà il socket AM3+ per le CPU Zambezi e un nuovo socket per le CPU Llano.
Non si può adattare il socket AM3+ per far funzionare le APU, in quanto i primi esemplari di Bulldozer avranno bisogno del northbridge, mentre Llano lo avrà integrato nel die...
Quindi, secondo me il nuovo socket di Llano sarà anche il futuro delle piattaforme desktop AMD, la quale dovrebbero essere compatibili con le APU costruite con architettura Bulldozer...

Secondo me AM3 traghetterà fino a Bulldozer senza GPU, con al massimo la limitazione sulla tensione indipendente dei core.
Ora stanno per uscire le mobo con SB800, nel 2010 saranno semplicemente aggiornate per includere USB 3.0... e così avanti fino al 2012 almeno.

Per Fusion e Fusion II (Bulldozer + GPU), invece, utilizzeranno un nuovo socket/chipset.

[capitan_crasy]

Attualmente un sistema con socket AM2/AM2+/AM3 è studiato per avere una configurazione Northbridge Southbridge.
Il socket è collegato al northbridge attraverso Hypertransport, mentre il
southbridge e collegato dal northbridge attraverso un BUS molto simile al PCI-Express.
Llano avrà il northbridge integrato nella CPU, quindi il socket AM3 di oggi non può essere compatibile con le attuali schede mamme e il core Zambezi non potrà gestire le schede mamme per Llano, per via della mancanza del northbridge.
Per questi motivi il socket AM3 su Llano è una contraddizione, in quanto sarebbe inutile utilizzare il modello AM3 perchè le APU non saranno sicuramente compatibili con le schede attuali.
La storia dei socket AMD ha sempre stabilito che per non creare confusione o errati montaggi di processori non compatibili con alcune schede mamme, ha sempre cambiato i suoi socket (Vedi 939,AM2 e AM3).
Secondo me il nuovo socket per la piattaforma "Linx" verrà utilizzato per le APU composte da architettura Bulldozer; mentre l'eventuale socket AM3r2 verrà via via abbandonato...

[Athlon 64 3000+]

Riguardo a Buldozer anche se sarà molto probabilmente su socket AM3 do per scontato che avrà il supporto solo alle DDR3 e quindi non sarà compatibile con l'AM2+.
Invece per me il Thuban lo sarà.

[Alberello69]

Originariamente inviato da capitan_crasy

Attualmente un sistema con socket AM2/AM2+/AM3 è studiato per avere una configurazione Northbridge Southbridge.
Il socket è collegato al northbridge attraverso Hypertransport, mentre il
southbridge e collegato dal northbridge attraverso un BUS molto simile al PCI-Express.
Llano avrà il northbridge integrato nella CPU, quindi il socket AM3 di oggi non può essere compatibile con le attuali schede mamme e il core Zambezi non potrà gestire le schede mamme per Llano, per via della mancanza del northbridge.
Per questi motivi il socket AM3 su Llano è una contraddizione, in quanto sarebbe inutile utilizzare il modello AM3 perchè le APU non saranno sicuramente compatibili con le schede attuali.
La storia dei socket AMD ha sempre stabilito che per non creare confusione o errati montaggi di processori non compatibili con alcune schede mamme, ha sempre cambiato i suoi socket (Vedi 939,AM2 e AM3).
Secondo me il nuovo socket per la piattaforma "Linx" verrà utilizzato per le APU composte da architettura Bulldozer; mentre l'eventuale socket AM3r2 verrà via via abbandonato...

Da quello che ho capito queste nuove soluzioni Llano saranno dedicate alla gamma medio/bassa, ma allora per le piattaforme hi-end? Faranno processori solo con CPU e Northbridge integrato senza GPU ?

[capitan_crasy]

Originariamente inviato da Alberello69

Da quello che ho capito queste nuove soluzioni Llano saranno dedicate alla gamma medio/bassa, ma allora per le piattaforme hi-end? Faranno processori solo con CPU e Northbridge integrato senza GPU ?

Per quelle bisogna aspettare Bulldozer con integrato (nel vero senso della parola) la GPU...
Comunque sia Llano dovrebbe avere una GPU con 480 SP; niente male per il mercato medio/basso...

[greeneye]

Un articolo molto interessante su Liano è uscito su Semiaccurate: http://www.semiaccurate.com/2010/02/...nm-llano-core/

Riassumo breventente la parti che mi sembrano più interessanti (in realtà è tutto notevolmente interessante)

The core itself is changed a bit, but if you are familiar with the current 45nm K10h parts, you will feel right at home. AMD upped the L2 cache to 1MB per core, up from the current 512K, but it maintains the current 16-way associativity. The instruction window is enlarged to 84 entries so things should be a bit more efficient, and the instruction scheduler is now 30 entries for Integer, 36 for FP.

Hardware integer divide is said to be improved and latency for FP instructions has been reduced as well. To fill these windows, there is a better prefetcher, cache lines transition between states faster, and memory fill speed is increased. The TLB is also improved for better residency.

The pictures released by AMD show only a single Llano core, not the entire chip, nor do they have any of the uncore, unless you count the L2 as uncore. It is almost as if it doesn't want the interesting parts out yet. That said, each core is more than 35 million transistors and occupies 9.69mm^2, and 110 million transistors and 17.7mm^2 if you count the L2 and power gating ring.

Power use is probably the overriding factor in modern chips, and AMD made a lot of changes to Llano to reduce power draw. It officially cites three main architectural changes - core power gating, digital APM (power management), and a clock grid redesigned for reduced power use.

Another big circuit change is in the L1 cache cell, which moves from a double-pumped 6T design to an 8T design. Mirroring some of the changes that Intel made from the 90nm to 65nm P4's, AMD is trading off a smaller and more complex design for a larger but much more robust one.
The current cache dates back to the K8, and is double pumped to allow two loads or stores per cycle. While this method works, it is complex and after six or seven years, has become a bit limiting. The solution trades complexity for 33 percent more transistors and the area they consume. Since the L1 is only 128K (64K Data, 64K Instruction), it is noticeable but hardly blows out the die budget. You can see the size on the die shot above.

Latency does not change, it is still 3 cycles, but the changes should allow the chip to scale to much higher clocks. Since this L1 architecture will likely live on for years to come, the change is almost mandatory to avoid a nasty ceiling on future clock scaling. This was necessary for future cores, Bulldozer in particular.

On the architectural level, the biggest change is called Core Power Gating, something Intel introduced in Nehalem. The idea is simple, even when off, as long as power can get to a transistor, some of it will get around the gate and be lost.

On top of the reduction in clock buffer count, AMD also gated them in a much finer way than ever before. At MaxPower, Llano has 32 percent of the clocks firing but only 12 percent when halted. This massively drops power when the CPU is sleeping. For the whole core, Llano only uses 68 percent of the static power and 84 percent of the dynamic power of its 45nm predecessor at a normalized clock.

Overall, it looks like Llano has brought AMD up to par with Intel's Nehalem core for power management, but as you might know, the Westmere cores are out now. According to a talk from Intel shortly before AMD's presentation, Westmere added uncore power gating to the mix, raising the bar a bit.

What you see in Llano is not just an x86 with an integrated GPU, but the preview of what to expect in the upcoming Bobcat and Bulldozer CPUs. It is the last of the old line and the first of the new line at the same time, and almost every part of the chip has been updated in some way. I can't wait for AMD to drop the curtain and tell us the rest of the secrets.

[mack.gar]

Originariamente inviato da greeneye

Un articolo molto interessante su Liano è uscito su Semiaccurate: http://www.semiaccurate.com/2010/02/...nm-llano-core/

Riassumo breventente la parti che mi sembrano più interessanti (in realtà è tutto notevolmente interessante)

Le innovazioni in llano portate al core k10 sono importanti, molto più che un semplice step, di fatto lo hanno riprogettato. Bisogna dare atto ad AMD che si sono sbattuti davvero e hanno reagito alla concorrenza, riprogettando il k10 e facendo uscire un'architettura nuova più o meno contemporaneamente: non era mai accaduta una simile frenesia progettuale e produttiva. Ora bisogna cogliere i frutti...

[astroimager]

Originariamente inviato da mack.gar

Le innovazioni in llano portate al core k10 sono importanti, molto più che un semplice step, di fatto lo hanno riprogettato. Bisogna dare atto ad AMD che si sono sbattuti davvero e hanno reagito alla concorrenza, riprogettando il k10 e facendo uscire un'architettura nuova più o meno contemporaneamente: non era mai accaduta una simile frenesia progettuale e produttiva. Ora bisogna cogliere i frutti...

Eh sì... dall'altra parte saranno pure agguerriti... già il fatto che vogliono presentare Sandy Bridge prima per fascia media e bassa la dice lunga...

Forza AMD!

[astroimager]

foto del die di Bulldozer ancora non si sono viste, vero?

[TheBestFix]

Originariamente inviato da astroimager

foto del die di Bulldozer ancora non si sono viste, vero?

perche' devi cambiare avatar?

[astroimager]

Originariamente inviato da TheBestFix

perche' devi cambiare avatar?

anche...

[greeneye]

Originariamente inviato da Ratatosk

Né di Bulldozer né di LIano, per il momento...

Non di tutto il die ma di parte si:



Un confronto tra ilo core K10 (a sinistra) con liano (a destra)

[bjt2]

Originariamente inviato da greeneye

Non di tutto il die ma di parte si:



Un confronto tra ilo core K10 (a sinistra) con liano (a destra)

Vediamo i cerchietti dall'alto al basso... Sono le differenze rispetto al K10.

128 bit FPU: coerente con le migliorie alle latenze delle istruzioni SSE
Load/Store, i due segni vicini: mmmhhh... Hanno migliorato il load/store reordering?

Execute unit: probabilmente è l'allungamento da 3x8 a 3x10 della coda delle istruzionim intere. Guardando meglio (a saperlo dov'è) si dovrebbe anche vedere il divisore intero modificato...