|
|
|
![]() |
|
Strumenti |
![]() |
#1 |
www.hwupgrade.it
Iscritto dal: Jul 2001
Messaggi: 75173
|
Link alla notizia: https://www.hwupgrade.it/news/memori...am_103913.html
Samsung ha presentato la prima applicazione di "in-memory computing" al mondo basata su MRAM. In parole povere, un chip di memoria MRAM è riuscito a svolgere calcoli complessi, senza necessitare di un processore separato. Click sul link per visualizzare la notizia. |
![]() |
![]() |
![]() |
#2 |
Senior Member
Iscritto dal: May 2008
Messaggi: 2065
|
--rilevando una precisione del 98% nella classificazione delle cifre scritte a mano e una precisione del 93% nel rilevamento dei volti.
Non capisco questo punto, che centra la precisione del riconoscimento con l'architettura hardware? Se io implemento un ottimo algoritmo di riconoscimento usando bicchieri e acqua, significa forse che questa architettura é buona? |
![]() |
![]() |
![]() |
#3 | |
Senior Member
Iscritto dal: Nov 2002
Messaggi: 5771
|
Quote:
|
|
![]() |
![]() |
![]() |
#4 | |
Senior Member
Iscritto dal: Feb 2019
Città: Origgio
Messaggi: 1904
|
Quote:
|
|
![]() |
![]() |
![]() |
#5 |
Senior Member
Iscritto dal: May 2003
Città: Lucca
Messaggi: 14725
|
Questa notizia credo getti nel panico gli addetti alla sicurezza dei sistemi informatici.
Chiedo il parere degli esperti, ma poter eseguire operazioni direttamente nelle memorie credo che amplii di molto le possibilità di attacchi.
__________________
焦爾焦 |
![]() |
![]() |
![]() |
#6 | |
Senior Member
Iscritto dal: May 2001
Messaggi: 12814
|
Quote:
In entrambi i casi, è ipotizzabile che la RAM venga vista come un co-processore, nel senso che dal mio punto di vista si può pensare che debba essere sempre la CPU principale a dover caricare le istruzioni da eseguire, ipotizziamo in un linguaggio ad-hoc e comunque per effettuare operazioni limitate (es. XOR, ADD, SUB?), possibilmente *SENZA* cicli. Bisognerà anche vedere se inizialmente non si consideri il solo accesso in lettura senza possibilità di modificare i dati, magari con l'output memorizzato in aree buffer separate (tipo una piccola SRAM on-board). Nota: già oggi esistono alcuni controller DMA nel mondo embedded che sono programmabili con istruzioni ad-hoc secondo il modello descritto in precedenza. In aggiunta a questo si può pensare a qualcosa simile al modello di calcolo delle GPU (es. CUDA, OpenCL): a) l'host (CPU) carica (copia) i dati sulla GPU b) l'host (CPU) avvia il programma sulla GPU c) l'host (CPU) recupera (copia) i dati elaborati dalla GPU Questo scenario mi preoccupa relativamente poco perché non esiste un programma sempre "persistente" in esecuzione sul co-processore (anche se tecnicamente è assolutamente possibile farlo, ad esempio sulle GPU basta porre i kernel in ciclo infinito, con le giuste accortezze). La domanda più importante è se sarà possibile usare gli indirizzi in queste ipotetiche istruzioni oppure banalmente l'host specificherà una volta per tutte il range di indirizzi su cui operare. Questo naturalmente cambia notevolmente la sicurezza. Se posso usare indirizzi fisici arbitrari nel "programma RAM", chi garantisce la protezione della memoria e l'isolamento tra le applicazioni? Si tenga presente che ad oggi è la CPU attraverso la MMU che converte gli indirizzi virtuali (quelli che compaiono nelle istruzioni) in indirizzi fisici (quelli messi sul bus degli indirizzi per accedere alla cella di RAM corrispondente), sulla base di tabelle preparate dal SO (page table). Per cui il SO garantisce l'isolamento tra le applicazioni perché l'hardware gli consente di farlo. È chiaro secondo me che almeno inizialmente il modello di calcolo sarà molto semplificato, e che l'host dovrà, attraverso apposite interfacce, specificare su quali indirizzi operare. Anche perché ipotizzare un programma persistente in RAM per quanto affascinante richiederebbe anche di revisionare il modello di concorrenza attuale. L'ipotesi classica è che un core singolo legga ciò che ha scritto in RAM. Se questa ipotesi decade perché un "programma RAM" può modificare i dati nella RAM stessa, chiaramente si apre un vaso di pandora ![]() ![]() ![]() |
|
![]() |
![]() |
![]() |
#7 | |
Senior Member
Iscritto dal: Nov 2002
Messaggi: 5771
|
Quote:
|
|
![]() |
![]() |
![]() |
#8 |
Senior Member
Iscritto dal: Nov 2000
Città: Varees
Messaggi: 9155
|
La domanda invece è una sola,
Ci gira Crysis? ![]() |
![]() |
![]() |
![]() |
#9 |
Senior Member
Iscritto dal: Nov 2000
Città: Varees
Messaggi: 9155
|
Ma non decade quindi il concetto stesso di RAM e diventa un ibrido con xPU?
|
![]() |
![]() |
![]() |
#10 | |
Senior Member
Iscritto dal: May 2001
Messaggi: 12814
|
Quote:
![]() In questa notizia si parla di chip di RAM che hanno integrata della logica per effettuare computazione (come se avessi dei micro-processori embedded nei chip di RAM). Queste unità di calcolo *integrate sulla RAM* devono essere in qualche modo "programmate". Ergo quando parlo di "programma RAM" devi pensare al codice/firmware di un micro-controllore integrato sulle RAM. Diverso dai programmi CPU tradizionali (le cui istruzioni sono presenti in RAM, ma come "semplici" dati) ![]() Nel caso di un RAM-disk, in quel caso hai solo una porzione di RAM con dei dati che vengono interpretati dal SO come un disco, con relativo file system. La differenza è che allo stato attuale in RAM esistono solo dei dati "passivi" che devono essere recuperati dalla CPU, elaborati nella CPU e riscritti in RAM, mentre nel caso oggetto della news parliamo di RAM "intelligenti" che possono anche effettuare calcoli direttamente. Ripeto capisco che la cosa può risultare in effetti confusionaria, spero di aver chiarito un pochino. |
|
![]() |
![]() |
![]() |
#11 |
Senior Member
Iscritto dal: Nov 2002
Messaggi: 5771
|
|
![]() |
![]() |
![]() |
Strumenti | |
|
|
Tutti gli orari sono GMT +1. Ora sono le: 19:03.