Phenom II X4: le cpu AMD ritornano competitive

In concomitanza con l'apertura ufficiale del CES 2009 di Las Vegas, la principale fiera del mercato nord americano legata all'elettronica di consumo e all'informatica, AMD presenta i nuovi processori Phenom II X4 basati su architettura nota con il nome in codice di Deneb, costruiti con tecnologia produttiva a 45 nanometri.

Si tratta della prima sostanziale revision dell'architettura Phenom introdotta da AMD nel mese di Novembre 2007, volendo in questo escludere il debutto delle cpu Phenom stepping B3 con le quali AMD ha corretto definitivamente il famigerato bug delle TLB della cache L3 che ne ha fortemente limitato la diffusione sul mercato nei primi mesi di commercializzazione. Le innovazioni architetturali introdotte da AMD con i processori Phenom II X4 ricalcano quanto già analizzato in occasione della presentazione delle cpu Opteron Quad Core della serie Shanghai modelli x3xx: del resto l'architettura di base delle due cpu è identica, con differenze legate ai Socket, al numero di link HyperTransport, al memory controller e al tipo di posizionamento nel mercato.

Partiamo dall'utilizzo di tecnologia produttiva a 45 nanometri a sostituzione della precedente a 65 nanometri: questo passaggio ha permesso di contenere la dimensione del die, lasciando spazio ad un maggior numero di componenti e ottenendo più elevati margini in termini di frequenza di clock massima. Se le cpu Phenom sono state spinte sino ad un massimo di 2,6 GHz come frequenza di clock di default, per le soluzioni Phenom II X4 AMD propone un taglio di 3 GHz sin dal debutto, con possibilità di raggiungere frequenze sensibilmente più elevate in overclock.

La nuova tecnologia produttiva ha permesso di integrare un quantitativo di cache L3 triplo: si passa dai precedenti 2 Mbytes agli attuali 6 Mbytes. Non cambia l'architettura della cache, sempre di tipo esclusivo, e resta invariato il quantitativo di 512 Kbytes di cache L2 per ciascuno dei 4 Core. In occasione della presentazione delle cpu Opteron Shanghai, nel mese di Novembre 2008, abbiamo scoperto come AMD abbia diviso la cache L3 in 4 blocchi principali, 2 da 2 Mbytes di capacità ciascuno e i 2 restanti da 1 Mbyte: questa caratteristica permetterà, non tanto con le soluzioni Opteron Quad Core quanto con le cpu desktop, di disabilitare selettivamente parte della cache L3 così da ottenere processori da prestazioni e fasce di prezzo differenti.

Phenom II X4 940 Black Edition

Due sono le versioni di processore Phenom II X4 attualmente disponibili in commercio: il modello Phenom II X4 940 Black Edition ha frequenza di clock di 3 GHz e come il nome lascia facilmente intendere è dotato di moltiplicatore di frequenza sbloccato verso l'alto. Per la cpu Phenom II X4 920 la frequenza di clock è pari a 2,8 GHz e il moltiplicatore di frequenza bloccato verso l'alto al massimo valore di 14x. Comuni alle due cpu le restanti caratteristiche tecniche: cache L3 da 6 Mbytes unificata tra i 4 core, abbinata a 128 Kbytes di cache L1 (64 Kbytes per istruzioni e 64 Kbytes per dati), con 512 Kbytes di cache L2 per ogni core. E' presente un link HyperTransport da 16bit di ampiezza, con frequenza di clock effettiva pari a 3,6 GHz sfruttando entrambi i fronti di clock. Il socket di connessione è quello AM2+, comune quindi alle cpu Phenom di precedente generazione e con compatibilità anche con quelle schede madri Socket AM2 che sono state dotate di circuiteria di alimentazione e di bios adatti a questi processori.

In questa prima versione di processori Phenom II X4 il memory controller continua a restare del tipo DDR2 e a essere ovviamente integrato nel processore; AMD ha implementato alcune ottimizzazioni nel prefetching, ferma restando la massima frequenza di clock in 1.066 MHz. L'integrazione nel memory controller di un buffer che memorizza i dati di prefetch permette di non dover svuotare la cache L3 da quei dati di prefetch che si rivelassero non correttamente previsti, e quindi non utili ai core per le elaborazioni che devono eseguire: sarà il buffer integrato nel memory controller a memorizzare i dati di prefetch e a venir svuotato e ricaricato di dati qualora le previsioni sulle informazioni che i core necessiteranno per le elaborazioni successive si siano rivelate errate. AMD ha implementato la tecnologia smart fetch per una più efficace gestione del risparmio energetico, grazie alla quale è possibile ridurre il consumo del processore in idle forzando la cpu ad entrare nello stato halt nel momento in cui si trova in idle.

A partire dai prossimi mesi AMD presenterà nuove versioni di processore Phenom II X4 compatibili con schede madri Socket AM3 e quindi abbinati a memoria DDR3; in questi processori verrà integrato un doppio memory controller, compatibile sia con moduli DDR2 che con quelli DDR3. La conseguenza diretta è che i processori Socket AM3 potranno venir utilizzati anche con schede madri Socket AM2 e Socket AM2+, ovviamente a condizione che la scheda madre ne preveda il supporto sia come circuiteria di alimentazione che come bios. Al contrario, i processori Socket AM2 e Socket AM2+ non potranno venir utilizzati su schede madri Socket AM3 in quanto queste ultime integreranno solo Slot memoria per moduli DDR3, non supportati dal memory controller integrato in questi processori. Questo tipo di approccio lascia quindi facilmente prevedere una vita residua di mercato ridotta per i processori Phenom II X4 Socket AM2+: è prevedibile che il modello Phenom II X4 940 a 3 GHz di clock resterà quello con frequenza più elevata che AMD proporrà sul mercato, preferendo in futuro proporre processori Socket AM3 potendo sfruttare la compatibilità anche con schede madri non Socket AM3.