DDR2 Low Latency da Kingston

[Redazione di Hardware Upg]

Link alla notizia: http://news.hwupgrade.it/13017.html

Il produttore americano presenta nuove memorie DDR2 a bassa latenza, in versione PC4300 e PC5400

Click sul link per visualizzare la notizia.

[FLikKo]

bhe non male direi...

[Praetorian]

quando arriveremo a situazioni del tipo 2-2-2-5 o massimo 6 /8 le comprerò

[zerothehero]

spero arrivino al 2,5...tra un annetto queste memorie forse saranno interessanti..

beh 3-3-3-10 non è affatto male per la ddr2, non credo che si potrà scendere oltre come timings, ma sicuramente si salirà come frequenze!

[darkwings]

Ho visto dei test sulle DDR2 e sembra che aldila' dei timings rendano molto bene + si avvicinano agli 800mhz.
Quello che c'e' e' che per sfruttare una banda simile in dual channel ci vuole un bus da 1600mhz quad pumped, anche le 675mhz qui riportate hanno bisogno di un bus da 1350mhz.
Con i sistemi multiprocessori la cosa non cambia visto che le piattaforme DDR2 sono intel e hanno il bus condiviso,quindi lo stesso limite di banda di un monoprocessore.
A mio parere queste memorie sono premature visto la situazione di stallo delle piattaforme DDR2.

[Mad Penguin]

bah.. alla fccia della bassa latenza... al momento direi chi son proprio inutili

[Manwë]

E' troppo sperare in un 3-1-1-1 ?
Cmq quello che va a 12-4-4-4 a 675MHz sicuramente funziona 5-2-2-2 a 500MHz

[pinius]

Ragazzi chi è così gentile da spiegarmi come vanno letti i Timings e come questi incidono sulle prestazioni???? Grazie mille!!! Pinius

[djgusmy85]

Come fate a lamentarvi di un 10-3-3-3 su delle DDR-2 @ 533MHz?
Sono ottimi direi

[CiccoMan]

Originariamente inviato da pinius
Ragazzi chi è così gentile da spiegarmi come vanno letti i Timings e come questi incidono sulle prestazioni???? Grazie mille!!! Pinius

lezioncina sui timings

le celle che dcostituiscono la memoria ram vengono organizzate in righe e colonne che, a loro volta, costituiscono delle matrici. la caacità di memorizzazione di ogni singolo modulo è determinata dalla quantità di righe e di colonne che formano la matrice. per poter scrivere e recuperare i dati inseriti nella memoria, è necessario utilizzare dei segnali di controllo capaci di gestire sia l'indrizo della rga sia quello della colonna. i segnali di controllo relativi alla riga prendono il nome di RAS o Row Address Strofe mentre quelli relativi alla colonna sono indicati con CAS o Column Address Strofe. questo meccanismo genera un ritardo fr il momento nel quale viene richiesto l'accesso in lettura e scrittura alla ram e il momento nel quale effettivamente i dati vengono letti o scritti sulla memoria. il ritardo, che viene misurato in cicli di elaborazione, prende il nome di latenza.
quando vogliamo accedere a un particolare dato presente nella memoria, eseguiamo una precisa serie di operazioni ognuna legata a una specifica latenza. inizialmente il controller della memoriaseleziona la riga che contiene la cella. poi, dopo una certa latenza tRCD cioè RAS to CAS Delay, ragguinge la colonna corretta. a questo punto invia un comando di lettura seguito da una latenza CAS e da un'ulteriore tempo tRAS, Active to Precharge Delay, nel quale la riga deve rimanere attiva. completata la lettura, il controller può disattivare la riga ma, prima che il ciclo possa essere ripetuto per la successiva posizione di memoria, deve aspettare un tempo minimo di ricarica: la latenzatRP RAS Precharge.nei moduli di memoria, queste latenze vengono indicate da una serie di quattro cifre elencate generalmente in ordine di importanza. per esempio, la serie "2-3-2-6" indica che la latenza CAS ha una durata di 2 cicli, la tRCD dura 3 cicli, la tRP dura 2 cicli e infine che la tRAS ha una durata di altri 6 cicli.

grazie per la pazienza

[Zerk]

Ottima spiegazione grazie mille!!

[ciocia]

Infatti timming di 10-3-3-3 a 533 sono gia' buoni!
La speranza e' di arrivare ai 600-633 con quei timming.

PS Io con le hyperX pc3700, sono a 440 con timm 6433

[cdimauro]

Originariamente inviato da Manwë
E' troppo sperare in un 3-1-1-1 ?

Decisamente...

Cmq quello che va a 12-4-4-4 a 675MHz sicuramente funziona 5-2-2-2 a 500MHz

Non ci credo neppure se lo vedo (sotto azoto liquido)!

[djgusmy85]

Non penso neanch'io, anche se prima o POI ci arriveranno

[cdimauro]

Considera che la circuiteria di controllo delle DDR2 lavora a velocità dimezzata rispetto alle DDR (adesso non ricordo se per tutti i parametri vale questo discorso, ma penso di sì), per cui se confronti quei valori con quelli delle DDR dovresti dimezzarli. Ergo: dovresti avere roba del tipo CAS a 1! Decisamente troppo basso.
E' già un miracolo che siano riusciti a ottenere un CAS a 3 (quindi, 1.5), ma sempre perché le frequenze della circuiteria di controllo sono la metà (533Mhz = 266Mhz).

[djgusmy85]

Non lo sapevo...
E cmq 10-3-3-3 a 533MHz sono dei risultati

[cdimauro]

Speventosi, semplicemente spaventosi.

[djgusmy85]

Alla faccia di chi diceva che erano dei risultati penosi

[cdimauro]

Sì, ma in ogni caso non posso ancora competere con le DDR, e ciò è più che evidente. Magari dai 666Mhz in su le cose cominceranno a cambiare, ma c'è ancora tempo...