Smartwatch economici in arrivo grazie al nuovo MediaTek MT2601

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/telefon...601_55548.html

MediaTek ha progettato e sviluppato un nuovo SoC per wearable con il 41,5% dei componenti in meno rispetto alla concorrenza, per smartwatch più economici ed efficienti

Click sul link per visualizzare la notizia.

[Raven]

boh... tutti i dispositivi (tablet/phone) con processori mediatek che ho "incrociato" non mi hanno mai entusiasmato... a parità di punteggio dei benchmark, si sono sempre rivelati parecchio più lenti e "scattosi" rispetto agli snapdragon, nell'utilizzo quotidiano...

(anche se immagino che per uno smartwatch siano più che sufficienti! )

[Malek86]

Il punto dei Mediatek è che compensano la scarsa potenza col numero di core: ormai non è raro vedere telefoni con octa-core Mediatek venduti a prezzi davvero bassi. Quindi nelle situazioni dove non si usano i core in parallelo, le performance sono ridotte, ma potenzialmente sono processori molto capaci.

[marchigiano]

ma forse le scarse performance erano dovute a touch indecenti?

[gpat]

Sicuramente è meglio questo rispetto a uno Snapdragon 400 in uno smartwatch...

[CaFFeiNe]

Originariamente inviato da Raven

boh... tutti i dispositivi (tablet/phone) con processori mediatek che ho "incrociato" non mi hanno mai entusiasmato... a parità di punteggio dei benchmark, si sono sempre rivelati parecchio più lenti e "scattosi" rispetto agli snapdragon, nell'utilizzo quotidiano...

(anche se immagino che per uno smartwatch siano più che sufficienti! )

O forse non ti é mai passato per le mani un mediatek decente... Ho provato un oppo r819... Avuto per 6 mesi e prestazionalmente andava meglio del mio attuale s5 con kit kat (con lollipop finalmente va meglio)... Idem uno xiaomi hongmi posseduto da mio fratello... Eppure avevano anche solo 1gb di ram.

La variabile ottimizzazione del sistema operativo é fondamentale... Così come alcuni cinafonini hanno touch pessimi e quindi sembra sia colpa della CPU. L unico problema problema dei vecchi mediatek era il chip GPS, strano tralaltro dato che si tempi delle prime antenne GPS esterne e dei primi palmari l mtk sirfstar era il miglior chip

[devil_mcry]

Originariamente inviato da Raven

boh... tutti i dispositivi (tablet/phone) con processori mediatek che ho "incrociato" non mi hanno mai entusiasmato... a parità di punteggio dei benchmark, si sono sempre rivelati parecchio più lenti e "scattosi" rispetto agli snapdragon, nell'utilizzo quotidiano...

(anche se immagino che per uno smartwatch siano più che sufficienti! )

Molti dei mediatek quad A7 da 1.3/1.4GHz sono in effetti più lenti di uno Snapdragon 400 pur avendo la stessa architettura. Dipende dai driver del SoC.

Ci sono cmq SoC ad alte performance di Mediatek anche se il loro target non è quello

[Balthasar85]

A7, A9.. ma non erano più efficienti e preformanti gli A9? Potete darmi una delucidazione a tal proposito?


CIAWA

[calabar]

Originariamente inviato da Balthasar85

A7, A9.. ma non erano più efficienti e preformanti gli A9? Potete darmi una delucidazione a tal proposito?

Gli A9 sono mediamente più veloci, ma gli A7 sono sicuramente più efficienti.
Per capirci, gli A9 fanno parte di quella fascia di processori orientati alle prestazioni (come i successivi A15 e A57), mentre gli A7 fanno parte di quella fascia maggiormente orientata all'efficienza energetica (come i precedenti A5 e i successivi A53).
Tieni anche conto che gli A7 fanno parte della generazione successiva (quella degli A7-A15) rispetto agli A9.

[devil_mcry]

Originariamente inviato da Balthasar85

A7, A9.. ma non erano più efficienti e preformanti gli A9? Potete darmi una delucidazione a tal proposito?


CIAWA

Gli A9 sono più veloci, generano 2.5 DMIPS/MHz contro i soli 1.9 DMIPS/MHz (per core ovviamente) degli A7.

Gli A7 hanno anche meno cache L1/L2 e sono in-order ma hanno FPU più veloci.

Comunque sono più lenti del 20%, tuttavia sono SoC low power (non sono l'evoluzione degli A5, sono tutti della stessa gen A5, A7 e A15), hanno un PP più nuovo degli A9 e un'architettura più snella che li fa consumare meno.

Poi in alcuni casi la differenza è minore del 20% e va considerata anche l'ottimizzazione dei driver rispetto all'OS preso a campione, nel senso un SoC A9 oggi è vecchio, uno snapdragon 200 pur essendo un dual A7 a parità di frequenza potrebbe sopperire il gap prestazionale con una miglior ottimizzazione software.

[cdimauro]

Scusami una curiosità, ma l'A9 è un'architettura dotata di 2 pipeline e che può decodificare / ritirare 2 istruzioni al massimo per ciclo di clock. In che modo sono stati misurati 2.5 DMIPS/MHz, visto che è fisicamente impossibile eseguire più di 2 istruzioni per ciclo di clock?

[devil_mcry]

Originariamente inviato da cdimauro

Scusami una curiosità, ma l'A9 è un'architettura dotata di 2 pipeline e che può decodificare / ritirare 2 istruzioni al massimo per ciclo di clock. In che modo sono stati misurati 2.5 DMIPS/MHz, visto che è fisicamente impossibile eseguire più di 2 istruzioni per ciclo di clock?

Non so come siano stati eseguiti i bench, i dati sono forniti da ARM credo e sono su Wiki

Però il conto che fai è sbagliato, una pipeline spezza il lavoro in blocchi, in teoria, ad ogni colpo di clock una pipeline da 8-11 stadi come quella del A9 potrebbe eseguire 8-11 istruzioni (cosa non vera perchè non è detto che le istruzioni durino tutte un clock, ci sono i misspredict, i blocchi etc).

Quindi già cosi quel calcolo è sbagliato credo, qualcosa di molto astratto lo puoi vedere qui



Nell'istante campionato la CPU sta effettuando contemporaneamente quelle 5 istruzioni. Se fosse come dici tu, 2 istruzioni per secondo, non ci sarebbero le pipeline (se queste sono 2).

Altra cosa, quel benchmark ritorna un valore sintetico PER secondo, non per colpo di clock.

benchmark is the number of Dhrystones per second (the number of iterations of the main code loop per second)

quel valore sarebbe cmq molto più basso di 2 per clock

[cdimauro]

Per questo tipo di conteggi non conta in quanti stadi è divisa la pipeline (che riguarda "soltanto" in che modo è stata "spezzettata" un'istruzione), ma quante pipeline ci sono, quante istruzioni sono decodificate in un ciclo di clock, e quante ritirate (esecuzione completata) sempre in un ciclo di clock.

Se un processore ha 3 stadi e un altro 11, ma entrambi hanno una sola pipeline, e riescono a decodificare e ritirare una sola istruzione per ciclo di clock, quello rappresenta il massimo che entrambi riescono a fare: un'istruzione per ciclo di clock.

La lunghezza della pipeline influenza l'efficienza (possibilità di "interrompere" prima o più tardi la catena di montaggio a causa di un salto) e le frequenze raggiungibili (più stadi -> calcoli "spalmati" lungo la pipeline -> stadi più semplici -> maggior frequenze raggiungibili).

Comunque ho dato un'occhiata a Dhrystones, e penso sia il caso di evitare di utilizzarlo come misura.

[devil_mcry]

Originariamente inviato da cdimauro

Per questo tipo di conteggi non conta in quanti stadi è divisa la pipeline (che riguarda "soltanto" in che modo è stata "spezzettata" un'istruzione), ma quante pipeline ci sono, quante istruzioni sono decodificate in un ciclo di clock, e quante ritirate (esecuzione completata) sempre in un ciclo di clock.

Se un processore ha 3 stadi e un altro 11, ma entrambi hanno una sola pipeline, e riescono a decodificare e ritirare una sola istruzione per ciclo di clock, quello rappresenta il massimo che entrambi riescono a fare: un'istruzione per ciclo di clock.

La lunghezza della pipeline influenza l'efficienza (possibilità di "interrompere" prima o più tardi la catena di montaggio a causa di un salto) e le frequenze raggiungibili (più stadi -> calcoli "spalmati" lungo la pipeline -> stadi più semplici -> maggior frequenze raggiungibili).

Comunque ho dato un'occhiata a Dhrystones, e penso sia il caso di evitare di utilizzarlo come misura.

Non so bene come funziona quel benchmark, non mi sono mai interessato comunque è la metrica di misura dei processori ARM (la usano anche per le architetture custom di Snapdragon e Apple).

[LMCH]

Originariamente inviato da cdimauro

Scusami una curiosità, ma l'A9 è un'architettura dotata di 2 pipeline e che può decodificare / ritirare 2 istruzioni al massimo per ciclo di clock. In che modo sono stati misurati 2.5 DMIPS/MHz, visto che è fisicamente impossibile eseguire più di 2 istruzioni per ciclo di clock?

Perche i DMIPS non sono MIPS (Milioni di Istruzioni per Secondo).

DMIPS corrisponde al punteggio del benchmark Dhrystone diviso per 1757.
Questo è dovuto al fatto che i MIPS non dicono molto riguardo "cosa fanno" le istruzioni eseguite e questo rende più difficile fare confronti tra processore con set d'istruzioni differenti.

Il benchmark Dhrystone è orientato a dare un punteggio sulla capacità di eseguire operazioni su valori interi, i vecchi (ed un tempo considerati molto potenti) computer Vax 11/780 eseguivano 1 MIPS/sec ed il loro punteggio Dhrystone era 1757.
Quindi i DMIPS indicano "a quanti MIPS di un Vax 11/780" corrisponde il punteggio ottenuto.

Quindi 2.5 DMIPS/MHz significa che un A9 ha una "potenza di calcolo nell'elaborare valori interi" che corrisponde a 2.5 volte quello che riuscirebbe a fare un Vax 11/780 che funzionasse alla stessa frequenza di clock.

Per rendere l'idea di cosa si sta usando come riferimento, il Vax 11/780 entrò in commercio nel 1977, operava ad una frequenza di clock di 5Mhz, aveva una cache di 2KB e poteva indirizzare da 128KB su fino ad 8MB di ram.

Quindi quel 2.5 DMIPS/Mhz significa che un A9 a 5Mhz sarebbe 2.5 volte più veloce di un Vax 11/780 nell'eseguire il benchmark Dhrystone.
Oppure che per "mettersi in pari con l'A9" servirebbe un Vax 11/780 con 2.5 volte la sua frequenza di clock.

[marchigiano]

Originariamente inviato da CaFFeiNe

Così come alcuni cinafonini hanno touch pessimi e quindi sembra sia colpa della CPU.

è proprio quello che ho notato nei due cinafonini (due e mezzo considerando l'alcatel/TCL ) provati fin'ora

il moto g, con lo stesso chipset o quasi, lo stesso android pulito o quasi, a confronto ha un reattività mostruosa, come pure il droid mini che ha soli 2 core ma krait

[djfix13]

ma sui siti web cinesi ci sono cloni di samsung sony ecc e costano max 50 euro...più economici cosa vorrebbe dire?
Secondo loro poi le grandi marche mettono dentro mediatek??

[roccia1234]

Originariamente inviato da calabar

Gli A9 sono mediamente più veloci, ma gli A7 sono sicuramente più efficienti.
Per capirci, gli A9 fanno parte di quella fascia di processori orientati alle prestazioni (come i successivi A15 e A57), mentre gli A7 fanno parte di quella fascia maggiormente orientata all'efficienza energetica (come i precedenti A5 e i successivi A53).
Tieni anche conto che gli A7 fanno parte della generazione successiva (quella degli A7-A15) rispetto agli A9.

Ma in ARM a chi è che affidano la nomenclatura? Ad un branco di scimmie?

Porca miseria, è un fottuto casino...

[LMCH]

Originariamente inviato da djfix13

ma sui siti web cinesi ci sono cloni di samsung sony ecc e costano max 50 euro...più economici cosa vorrebbe dire?

Tipo $30 per un clone dell'iWatch ?
http://mashable.com/2015/01/08/fake-apple-watch-ces/
Quell' l'iClone usa sicuramente un altro SoC, ma probabilmente il range è quello.

Originariamente inviato da djfix13

Secondo loro poi le grandi marche mettono dentro mediatek??

Le grandi marche non si pongono problemi quando devono stare basse sul prezzo e/o non hanno "in casa" un prodotto adeguato.

Ad esempio Sony userà SoC Mediatek sulle sue Android TV.
http://www.fudzilla.com/news/graphic...ndroid-tv-deal

[globi]

Ho provato diversi smartphones con Mediatek da 4,5 e 5 pollici che costavano dai 70 ai 120 € e potevano riprodurre bene contenuti HD e alcuni anche bene fullHD pur se non avevano un display fullHD, non scattavano ed alcuni talvolta si paralizzavano o quasi non reagivano anche per un paio di secondi, erano nel miglior dei casi rapidi come un Samsung S2 o S3 però per i pochi soldi che costavano erano eccellenti ed usabilissimi.