AMD Zen 3, quali novità per l'architettura? Cosa dicono le indiscrezioni finora

[Mparlav]

Originariamente inviato da Opteranium

ma non è uno spreco enorme? Considerato che il mainstream, ovvero la fetta maggiore di mercato, non va oltre i 4-6-8 core, in questo modo si trovano a produrre cpu con mezzo silicio buttato via..

Costa di più progettare e produrre silicio con un numero diverso di core ed utilizzando più linee di produzione.

La forza dell'architettura Zen è stata questa negli ultimi 3 anni: un solo chiplet utilizzabile dalla fascia bassa desktop alla fascia alta server, buttando il meno possibile.

[Opteranium]

ho capito, del resto avranno fatto i loro conti

[tuttodigitale]

Originariamente inviato da Opteranium

ma non è uno spreco enorme? Considerato che il mainstream, ovvero la fetta maggiore di mercato, non va oltre i 4-6-8 core, in questo modo si trovano a produrre cpu con mezzo silicio buttato via..

Aspetta un attimo....avere un CCX di 8 core equivale a dire che la cache L3 è condivisa tra 8 core...Questo non vuol dire che ci saranno die con 16 core, ma semplicemente che la cache all'interno dello stesso non è partizionata in due blocchi, come accade oggi, ma sarà unica per tutti gli 8 core all'interno del die.

quindi un 8 core utilizzi per intero il die

Originariamente inviato da Poty...

ma mi chiedo, perché devono presentare un nuovo chipset ad ogni architettura?? hanno messo sul x570 pcie 4 e altre cose nuove più che sufficienti ad oggi! perché non fare un chipset ogni 2 gen? io adesso ho un 3900x su x570 con 64gb di ram a 3600 la cpu se tra uno due anni sarà davvero molto valida la cambierei ma la scheda madre resta lì dov'è! spero non facciano cose della luna con il nuovo chipset e che un serie 4 vada al suo max anche su x570

Potrebbero fare cpu compatibili con AM4:
a) semplicemente riciclando l'attuale die I/O, o comunque di farne uno ad hoc, senza toccare i core...
b) fare un nuovo I/O compatibile sia con le ram ddr4 che ddr5

Originariamente inviato da Number_21

Mettiamo che vada tutto bene e che uno voglia aggiornare piattaforma a fine anno, si troverebbe a fine 2020 con un socket AM4 con processore su architettura Zen3 e RAM DDR4.
Sorvolando sulla questione prezzi delle nuove DDR5, non si troverebbe con una piattaforma vecchia già in partenza visto che entro un anno andrà a cambiare tutto?

premesso che AMD potrebbe rendere compatibile ZEN3 sia su ddr5 e ddr4, progettando due die I/O differenti...o a limite riciclandolo per le CPU per socket AM4....
inoltre non sottovaluterei la questione prezzi. Se per adottare la nuova ram devi spendere un mucchio di soldi, tanto vale prendere il vecchio, venderlo, e rifarsi il sistema nuovo con ram decisamente più veloci...

Originariamente inviato da lucusta

il chipset X570 che si usa oggi non è altro che lo stesso chip che fa da HUB nella CPU e si ha tutta la convenienza a portarlo a una nanometria inferiore per farlo consumare meno (doppio in questo caso, visto che si usa 2 volte su queste piattaforme).

Bisogna essere obiettivi. Il TDP dalla x370 è aumentato di 5W, e ripeto 5 watt, e si presume a pieno carico.....se il chipset viene portato a 7nm il miglioramento è minimo....si ritorna ad avere i consumi del chipset delle passate generazioni, ma il consumo resterebbe comunque più alto di una 20ina di watt.
è evidente che il motivo di questo incremento è dovuto solo in minima parte dal CHIPSET.

il grosso dell'incremento sulle x570 è dovuto alla CPU o meglio il suo die I/O quando mette a disposizione la banda necessaria per il pci express 4.0...se migliorano questo componente, magari proponendolo a 7nm migliorano anche i consumi....

Originariamente inviato da lucusta

può anche essere che decidano di diversificare i due chip (tra CPU e chipset), ma la maggior differenza tra il consumo delle APU 4000 e un ryzen 3000 è dovuta proprio all'assenza dell'HUB sulle APU, che sono monolitiche... solo quello sono dai 10 ai 15W in meno quando è stressato al 100% (sennò non era assolutamente necessaria una ventolina sul chipset, che in definitiva fa anche meno lavoro di quello che fa come HUB nella CPU).

L'apu fa poco testo....ha un IF che è asincrono con le RAM, mentre in Ryzen offre sempre la massima bandwidth anche quando evidentemente non è necessario. Inoltre da sempre le APU hanno un numero di linee PCI express ridotte e NON hanno il supporto a PCI express 4.0, almeno nel mobile......Ci sono mille ragione per cui le APU consumano molto meno.

Per ZEN3 è probabile che AMD utilizzerà il nuovo processo a 12nm di GlobalFoundries. Considera che io mi aspetterei comunque un aumento del consumo in idle di una decina di watt se sia il die I/O e il chipset fossero a 7nm rispetto ad una x470...la banda messa a disposizione dalle CPU ryzen 3000 ha un costo.

[tuttodigitale]

edit

[Opteranium]

Originariamente inviato da tuttodigitale

Aspetta un attimo....avere un CCX di 8 core equivale a dire che la cache L3 è condivisa tra 8 core...Questo non vuol dire che ci saranno die con 16 core, ma semplicemente che la cache all'interno dello stesso non è partizionata in due blocchi, come accade oggi, ma sarà unica per tutti gli 8 core all'interno del die.

quindi un 8 core utilizzi per intero il die

la mia curiosità era sul numero dei core. Se prima erano 4 per ogni ccx, in una cpu quad-core ne bastava uno, in un esa-core 1+1/2 e in un octa-core due ccx interi, col risultato di sprecare solo il silicio del mezzo ccx dell'esa-core.

Ora invece con i ccx da 8, lo sprechi sia su un quad (mezzo buttato) che su un esa (un quarto buttato), il che mi sembra un peggioramento rispetto a prima.

Tutto ciò ragionando in termini bovini, s'intende

[tuttodigitale]

Originariamente inviato da Opteranium

la mia curiosità era sul numero dei core. Se prima erano 4 per ogni ccx, in una cpu quad-core ne bastava uno, in un esa-core 1+1/2 e in un octa-core due ccx interi, col risultato di sprecare solo il silicio del mezzo ccx dell'esa-core.

Ora invece con i ccx da 8, lo sprechi sia su un quad (mezzo buttato) che su un esa (un quarto buttato), il che mi sembra un peggioramento rispetto a prima.

Tutto ciò ragionando in termini bovini, s'intende

Voglio precisare innanzitutto una cosa.
Nelle cpu Quad core non viene disabilitato un CCX, ma 2 core per singolo CCX. La configurazione è 2+2.

disabilitare un intero CCX non porta vantaggi, perché quel CCX comunque è silicio sprecato.. Il grosso del volume delle vendite delle CPU Quad core avverrà con le APU. Non è conveniente produrli apposta, non per un fatto di spreco di silicio, ma il fatto che la produzione delle CPU da 6 è più core non è che sia sovrabbondante... Disabilitare die buoni in questo momento non ha senso.

Inoltre non disabilitare i CCX permette di utilizzare nella sua interezza la cache memory. In fin dei conti si spreca solo i pochi (e sono davvero pochi) mmq che occupano i core della CPU.

PS forse un esempio è più chiaro.
In ryzen 1 e 2 e 3000, il die delle cpu è composto da 8 core divisi in 2ccx...ovvero invece di avere una unica cache l3 condivisa tra tutti gli 8 core, ce ne sono 2 che sono a servizio di 4 core ciascuno.
Nel caso in cui si disabilitasse un intero CCX, per avere un Quad core, non solo si deve disabilitare 4 core (cosa inevitabile visto che il die in origine ne ha 8), ma anche la cache l3 dell'altro CCX..

[Opteranium]

Originariamente inviato da tuttodigitale

In ryzen 1 e 2 e 3000, il die delle cpu è composto da 8 core divisi in 2ccx...ovvero invece di avere una unica cache l3 condivisa tra tutti gli 8 core, ce ne sono 2 che sono a servizio di 4 core ciascuno.
Nel caso in cui si disabilitasse un intero CCX, per avere un Quad core, non solo si deve disabilitare 4 core (cosa inevitabile visto che il die in origine ne ha 8), ma anche la cache l3 dell'altro CCX..

si, ora è decisamente più chiaro, quindi i benefici nel risparmio sono sul lato cache, quindi la maggior fetta del silicio, che in questo modo viene conservata pure nelle versioni a minor numero di core, essendo condivisa. Ho detto giusto? Grazie del chiarimento!