Palit GTX 680 Jetstream: una scheda Kepler customizzata

[unfaced12]

Si a questo punto penso che il mito dei driver nVidia super e AMD cacca possa definirsi sfatato.

[tossy]

Originariamente inviato da Pleg

Visto. Mi sa che l'ha tradotta un markettaro, quindi non sa bene di cosa sta parlando
I 6 Gb/s sono per lane, senza dubbio. Se guardi la pagina americana:
http://www.geforce.com/hardware/desk...specifications
specifica che la banda e' 192 GB/s. In realta' la frequenza non e' proprio 6 GHz ma qualche MHz di piu' (tipo 6.006 GHz, non mi ricordo esattamente: dipende dal PLL del sottosistema di memoria, puoi ottenere solo alcune frequenze precise, se ricordo bene si riusciva a ottenere 5.994 e 6.006 GHz e si e' scelta quella piu' alta anche se era lievemente fuori specifica, Hynix ci aveva dato l'OK per usare la 6.006) per cui ottieni 192.2.



Gia', anche li' non e' chiaro. Cmq qui:
http://www.hynix.com/datasheet/eng/g...&m=3&s=4&RK=26
dice "The GDDR5 interface transfers two 32 bit wide data words per WCK clock cycle". Io pensavo che il memory bus fosse 1.5 GHz quad-pumped, forse mi sbaglio ed era 3 GHz dual-pumped. In questo caso tornerebbe anche con quei dati sopra: 8 chip di memoria a 3 GHz, che restituiscono due word a 32 bit per ciclo di clock, danno 8*3*2*32/8=192 GB/s, come sopra.

Cmq e' facile fare un sanity check (che e' la prima cosa che ho fatto, e' per questo che poi sono andato a rivedermi i numeri per risponderti, il sanity check non tornava): nel tuo messaggio #12 hai scritto "48Gbit/s", che farebbe 6 GB/s, che e' veramente bassissimo---addirittura piu' basso di una connessione tra la CPU e la RAM di sistema, mentre e' noto che le GPU hanno una banda passante almeno un ordine di grandezza superiore (e' uno dei punti di forza nei supercomputer che usano GPGPU, le schede hanno meno memoria ma molta molta piu' banda, che aiuta in molti algoritmi).

Ciao, ho seguito il tuo discorso, ma ancora non mi è chiaro bene il calcolo che si deve fare con le DDR5 in rapporto anche alle DDR3 usate dalle CPU.

Avevo letto alcuni approfondimenti rigurado alle DDR2 e DDR3 che spiegavano qualcosa del tipo che la velocità di trasferimento verso la CPU era un'accellerazione del transfer ma che comunque internamente i CHIP RAM lavoravano a frequenze più basse e comunque avevano latenze elevate da dover introdurre wait-states alle richieste della CPU (i famosi valori tipo: 7-7-7-12).

Avevo anche fatto a suo tempo RAM-test del mio PC che misuravano la banda interna della CPU sulla cache di primo livello, su quella di secondo livello ed infine sulle memorie esterne (i banchi DDR2 nel mio caso).

Le differenze erano enormi, nel senso che la reale velocità (voracità) della CPU è di 1 ordine di grandezza di quanto riescono a fornire le DDR2.

Su CPU più spinte, tipo le I7 vale lo stesso discorso con ram DDR3.

Ad oggi non si è in grado di realizzare memorie dinamiche che reggano la capacità delle attuali CPU ne è conferma il fatto che le stesse implementano diversi livelli di cache e raffinati algoritmi di prefech dei dati dalla RAM e/o cache.

L'unica RAM veloce come la CPU è la cache di primo livello, che è di tipo statico, non dinamico, ed è costosissima da realizzare in termini di dimensione/silicio occupato e quindi di prezzo finale.

Tornando alle DDR5 quindi mi sembra difficile che abbiano una tecnologia "interna" 10 volte più veloce di una DDR3 e che poi si avvantaggino del datarate maggiore per rendere in pratica fino a 10 volte ad una DDR3 per CPU.

Le mie sono solo considerazioni che mi piacerebbe approfondire e correggere e mi fà piacere poterne parlare con persone come te che sviluppano il discorso in maniera pacata ed intelligente.

Cercherò altro materiale, la cosa come detto all'inizio non mi convince ancora del tutto (ps. il sito nVdia in inglese riporta comunque "Memory speed 6 Gbps" confermando quello indicato dal produttore del chip ram).

Grazie intanto.

[Pleg]

Originariamente inviato da tossy

Ciao, ho seguito il tuo discorso, ma ancora non mi è chiaro bene il calcolo che si deve fare con le DDR5 in rapporto anche alle DDR3 usate dalle CPU.

E' fondamentalmente la stessa cosa, se vuoi calcolare la "massima banda teorica" e' sempre la frequenza delle lane per il numero di lane. E' una semplificazione, ovviamente, visto che come dici sotto per calcolare i numeri esatti bisogna tenere conto dei timing delle ram, del modo in cui il controller di memoria vi accede, dallo stesso pattern di accesso (ad es. accedere ai dati sequenzialmente permette di avere una banda molto maggiore che accedere dati a caso). Ma la banda massima teorica (irrangiungibile in pratica) e' quella.

Originariamente inviato da tossy

Avevo letto alcuni approfondimenti rigurado alle DDR2 e DDR3 che spiegavano qualcosa del tipo che la velocità di trasferimento verso la CPU era un'accellerazione del transfer ma che comunque internamente i CHIP RAM lavoravano a frequenze più basse e comunque avevano latenze elevate da dover introdurre wait-states alle richieste della CPU (i famosi valori tipo: 7-7-7-12).

Non mi occupo di memorie quindi purtroppo non conosco questi dettagli. Se i chip di memoria lavorano internamente a frequenza piu' bassa, immagino che semplicemente avranno blocchi multipli all'interno che lavorano in parallelo (es. potrei avere 8 blocchi che lavorano ad un ottavo della frequenza, ogni blocco restituisce un ottavo dei dati ad ogni ciclo di clock). Ma sono speculazioni, non lo so.

Originariamente inviato da tossy

Avevo anche fatto a suo tempo RAM-test del mio PC che misuravano la banda interna della CPU sulla cache di primo livello, su quella di secondo livello ed infine sulle memorie esterne (i banchi DDR2 nel mio caso).

Le differenze erano enormi, nel senso che la reale velocità (voracità) della CPU è di 1 ordine di grandezza di quanto riescono a fornire le DDR2.

Su CPU più spinte, tipo le I7 vale lo stesso discorso con ram DDR3.

Ad oggi non si è in grado di realizzare memorie dinamiche che reggano la capacità delle attuali CPU ne è conferma il fatto che le stesse implementano diversi livelli di cache e raffinati algoritmi di prefech dei dati dalla RAM e/o cache.

L'unica RAM veloce come la CPU è la cache di primo livello, che è di tipo statico, non dinamico, ed è costosissima da realizzare in termini di dimensione/silicio occupato e quindi di prezzo finale.

Questo e' tutto vero, ma non e' solo un discorso di memorie dinamiche vs statiche, e' soprattutto un discorso di dove stanno queste memorie e di quanto sono grandi. Piu' sono grandi e piu' sono lontane, piu' sono lente, e' una questione elettrica. Quindi i registri sono in grado di rispondere alle richieste di lettura e scrittura ad ogni ciclo di clock, la cache L1 e' un po' piu' grande e lenta e risponde in qualche ciclo di clock, la cache L2 e' ancora piu' grande e lenta (a memoria, direi un 10-20 cicli di clock per rispondere alle richieste), eccetera. Questo perche' piu' e' grande piu' e' grossa, quindi la propagazione dei segnali nei circuiti e' piu' lenta (da un lato perche' ad es. i decoder di riga sono piu' grossi, dall'altro perche' fisicamente il segnale deve attraversare fili piu' lunghi per arrivare a destinazione e ci mette di piu').

Per la RAM c'e' un fattore in piu', e cioe' che e' off-chip: i segnali devono quindi passare dal memory controller, i pad, andare sulla board, arrivare al chip, e indietro. Serve MOLTO piu' tempo, per la CPU credo sia 100-200 cicli di clock, a naso.

Originariamente inviato da tossy

Tornando alle DDR5 quindi mi sembra difficile che abbiano una tecnologia "interna" 10 volte più veloce di una DDR3 e che poi si avvantaggino del datarate maggiore per rendere in pratica fino a 10 volte ad una DDR3 per CPU.

Ci sono alcuni fattori da considerare:
* e' comunque la quinta generazione contro la terza quindi si', sono piu' veloci; sono anche molto piu' costose (per questo nelle schede grafiche di fascia alta si mette la gddr5 e in quelle di fascia bassa si mette la sddr3)
* hai bus piu' larghi: le schede grafiche arrivano a 256 e 384 bit, molto piu' dei bus che collegano al CPU alle sue RAM
* hai bus piu' veloci: questo perche' nelle schede grafiche tutti quei chip sono saldati sulla scheda e tutte le piste costruite a puntino per quell'esatto numero di chip; questo permette di ottimizzare l'impedenza e spingere le frequenze molto piu' in alto di quanto possibile con le RAM della CPU, che non sono saldate ma devono poter essere messe e tolte a mano (l'accoppiamento impedenziale in questo caso e' molto molto peggiore)

Tutti questi fattori fanno si' che le GPU possono avere bande verso le loro GRAM di quelle che le CPU hanno verso le loro RAM. Questo potrebbe cambiare tra non molto, Intel mi pare abbia annunciato di avere dei chip-stacking in roadmap, in pratica possono impilare due chip (o piu') uno sopra l'altro, sotto ci metti la CPU e sopra ci metti un fetta di RAM dinamica da qualche centinaio di mega, una sorta di super-cache di ultimo livello. I chip comunicano tra loro tramite silicon vias, immagina come dei pad sui due chip che si connettono quando li metti uno sopra l'altro. Questo permette di costruire bus molto piu' larghi e a frequenza molto piu' alta, e allora vedrai anche le CPU godere di bande larghe come quelle delle GPU attuali.

Originariamente inviato da tossy

Le mie sono solo considerazioni che mi piacerebbe approfondire e correggere e mi fà piacere poterne parlare con persone come te che sviluppano il discorso in maniera pacata ed intelligente.

Anche a me, grazie. Purtroppo come dicevo sono un ASIC Designer ma non mi occupo di memorie, quindi non so darti molti dettagli. Cmq se ti interessa puoi dare un'occhiata agli articoli che scrivo epr Appunti Digitali, non sono molti ma magari c'e' qualcosa che ti ispira: http://www.appuntidigitali.it/author/davide-signorelli/

[Aenor]

Originariamente inviato da Pleg

Questo potrebbe cambiare tra non molto, Intel mi pare abbia annunciato di avere dei chip-stacking in roadmap, in pratica possono impilare due chip (o piu') uno sopra l'altro, sotto ci metti la CPU e sopra ci metti un fetta di RAM dinamica da qualche centinaio di mega, una sorta di super-cache di ultimo livello. I chip comunicano tra loro tramite silicon vias, immagina come dei pad sui due chip che si connettono quando li metti uno sopra l'altro. Questo permette di costruire bus molto piu' larghi e a frequenza molto piu' alta, e allora vedrai anche le CPU godere di bande larghe come quelle delle GPU attuali.

Non conoscevo questa soluzione, molto interessante. Ma quindi questa RAM diverrebbe una sorta di memoria cache (di grosse dimensioni) di ultimo livello ? Ma in questo modo le cache di livello intermedio sono da ritenersi ancora fondamentali (L2 / L3)? Se hai qualche link interessante passa pure.. Un saluto!

[Pleg]

Originariamente inviato da Aenor

Non conoscevo questa soluzione, molto interessante. Ma quindi questa RAM diverrebbe una sorta di memoria cache (di grosse dimensioni) di ultimo livello ? Ma in questo modo le cache di livello intermedio sono da ritenersi ancora fondamentali (L2 / L3)? Se hai qualche link interessante passa pure.. Un saluto!

Dipende da come vuoi architettare la CPU e il sistema di memoria, ma mi sembra naturale usarla come ultimo livello di cache. Mi sembra di ricordare che Haswell avra' una cache di quarto livello condivisa tra CPU e GPU, potrebbe venir comodo allo scopo: qualche centinaio di mega di RAM ad alta banda e bassa latenza (confrontata con la RAM di sistema, ovviamente le cache L1, L2 saranno sempre piu' veloci di quella) per passare dati fra CPU e GPU e per la GPU per fare il suo lavoro, tutto sullo stesso chip: allora si' immagino che le GPU integrate faranno il salto di qualita'.

Le cache L1 ed L2 rimarrebbero li', perche' sono comunque piu' veloci (piu' piccole e piu' vicine alla logica, come detto sopra). L'idea e' sempre la stessa, costruire una gerarchia di cache, e' sempre una cosa vantaggiosa. Ma invece di avere un ultimo livello di cache di qualche mega in memoria statica all'interno del chip e poi dover saltare fino alla RAM di sistema sulla scheda madre (molto molto piu' lenta e con latenza molto maggiore di una cache L2/3), avresti una cosa intermedia, molto utile in certi scenari.

Avevo letto qualcosa qualche mese fa ma non riesco a ritrovarlo, pero' se googoli "chip stacking" o "3d chip stacking" trovi un po' di articoli.

[Aenor]

Originariamente inviato da Pleg

Dipende da come vuoi architettare la CPU e il sistema di memoria, ma mi sembra naturale usarla come ultimo livello di cache. Mi sembra di ricordare che Haswell avra' una cache di quarto livello condivisa tra CPU e GPU, potrebbe venir comodo allo scopo: qualche centinaio di mega di RAM ad alta banda e bassa latenza (confrontata con la RAM di sistema, ovviamente le cache L1, L2 saranno sempre piu' veloci di quella) per passare dati fra CPU e GPU e per la GPU per fare il suo lavoro, tutto sullo stesso chip: allora si' immagino che le GPU integrate faranno il salto di qualita'.

Le cache L1 ed L2 rimarrebbero li', perche' sono comunque piu' veloci (piu' piccole e piu' vicine alla logica, come detto sopra). L'idea e' sempre la stessa, costruire una gerarchia di cache, e' sempre una cosa vantaggiosa. Ma invece di avere un ultimo livello di cache di qualche mega in memoria statica all'interno del chip e poi dover saltare fino alla RAM di sistema sulla scheda madre (molto molto piu' lenta e con latenza molto maggiore di una cache L2/3), avresti una cosa intermedia, molto utile in certi scenari.

Avevo letto qualcosa qualche mese fa ma non riesco a ritrovarlo, pero' se googoli "chip stacking" o "3d chip stacking" trovi un po' di articoli.

Lo farò, grazie! Molto interessante !