Memorie DDR2 low latency per OCZ

[Cimmo]

Originariamente inviato da Special

Che duri può darsi, ma il 939 dovrebbe uscire di scena a fine anno..

ma anche in questo caso io non mi sento di dire di avere una piattaforma morta, nel senso che mi butto sull'usato, comprero' un bel dual core e via ancora 2-3 anni.
Il resto ce l'ho tutto: PCI-Express, SATA, firewire, tante belle usb. Le nuove mobo non hanno nulla di nuovo da invidiare alla mia... e sono contento cosi'.

[Special]

Ci mancherebbe altro
Ho ordinato proprio stamattina una mobo 939 con annesso 3800x2

[bjt2]

Per avere RAM a CAS 1, od anche 0,5, basterebbe fare le EDRAM. E' una memoria normale. Uscì ai tempi delle SDR e consentiva, nei chipset predisposti, di avere CAS 1 (il minimo per le SDR). Era una normale RAM, con un buffer di memoria SRAM all'interno, di una riga. Appena letta una colonna, subito (da cui il CAS 1) si poteva chiedere la successiva, mentre ancora si stava trasferendo alla CPU la colonna precedente. Questo perchè l'intera riga era stata già caricata (con il RAS, che non cambiava, mi pare), interamente nel buffer SRAM, che poteva essere acceduto mentre si richiedeva la riga successiva (ed in questo il chipset contava). Alcuni chipset supportavano le EDRAM. Ma non hanno avuto successo per via di uno "sporpositato" () aumento dell'1,4% della superfice, e quindi del costo...

[mjordan]

Originariamente inviato da processore86

secondo me queste memori sono inutile nn me pare che i pentium cn le ddr2 siano diventati più veloci in confronto alle ddr poi amd quando a presentato Athlon 64 Socket AM2 cn le ddr2 e fatto i test erano state ottentue prestazioni inferiori alle ddr

Hai un link a questi test?

[mjordan]

Originariamente inviato da bjt2

Per avere RAM a CAS 1, od anche 0,5, basterebbe fare le EDRAM. E' una memoria normale. Uscì ai tempi delle SDR e consentiva, nei chipset predisposti, di avere CAS 1 (il minimo per le SDR). Era una normale RAM, con un buffer di memoria SRAM all'interno, di una riga. Appena letta una colonna, subito (da cui il CAS 1) si poteva chiedere la successiva, mentre ancora si stava trasferendo alla CPU la colonna precedente. Questo perchè l'intera riga era stata già caricata (con il RAS, che non cambiava, mi pare), interamente nel buffer SRAM, che poteva essere acceduto mentre si richiedeva la riga successiva (ed in questo il chipset contava). Alcuni chipset supportavano le EDRAM. Ma non hanno avuto successo per via di uno "sporpositato" () aumento dell'1,4% della superfice, e quindi del costo...

Quindi da quello che mi sembra di capire erano ram troppo avanti con i tempi? Chissà, magari un domani le si riproporrà