[Thread Ufficiale] Aspettando ZEN

[bjt2]

http://www.redgamingtech.com/exclusi...obert-hallock/

Intervista a un tizio AMD. Non dice molto di nuovo, ma chiarifica alcune cose, ad esempio il numero TOTALE di linee PCIex (28), immagino contando anche le 4 porte USB che escono direttamente dal chip e che quindi all'occorrenza possono essere configurate come PCIex(?)

[Crysis90]

Originariamente inviato da Capozz

Suvvia ragazzi, qualcuno ha ancora dei dubbi sul fatto che l'architettura BD sia stata un fail clamoroso ? Per rendersene conto basta andare a guardare le performance in ST clock to clock contro un qualsiasi procio Intel da Nehalem in poi...

Basta guardare la situazione finanziaria di AMD oggi e l'andamento del titolo in borsa da Gennaio 2012 in poi...
I dubbi personali sono un conto e possono essere del tutto soggettivi, mentre il verdetto del mercato è indiscutibile.
Il 2017 deve essere il punto di svolta. Non possono permettersi un altro flop, e lo sanno bene.
Lisa Su mi ha positivamente stupito. Oltre che competenza, ha anche molto carisma.
Mi ricorda JHH.

[OEidolon]

Originariamente inviato da cdimauro

Ho già postato i bilanci di IBM, che tu ovviamente non hai letto nemmeno di striscio, e dove NON emergono minimamente problemi di produzione, mentre sono rimarcati i guadagni superiori agli anni precedenti (con tanto di dati, ovviamente) grazie ai nuovi processori su 32nm SOI.

Il resto sono chiacchiere e fantasie. Anzi, frustrazioni da fanboy che non vogliono accettare la realtà.

IBM vendeva processori molto costosi, e ha continuato a farlo anche con quelli a 32nm SOI.

Cesare scusa, cercando nei vecchi post ho trovato questo:

Originariamente inviato da cdimauro

Benissimo. Quindi alla fine il discorso si riduce ai costi di produzione.

Adesso prendiamo il rapporto annuale del 2012 di IBM (e con questo rispondo, in parte, anche a digieffe), limitatamente ai sistemi Z e PowerSystem (POWER), perché questo è l'anno in cui sono stati introdotti rispettivamente z12/Next e POWER7+:

"System z revenue increased 5.4 percent (6 percent adjusted for currency) in 2012 versus 2011. The increase was driven by the new mainframe which began shipping late in the third quarter. Fourth quarter revenue increased 55.6 percent (56 percent adjusted for currency), as revenue increased in the major markets over 50 percent and over 65 percent in the growth markets. MIPS (millions of instructions per second) shipments increased 19 percent in 2012 versus the prior year. The increase in MIPS was driven by the new mainframe shipments, including specialty engines, which increased 44 percent year over year driven by Linux workloads. This is a good indicator of new workloads moving to this platform. The performance reflects the technology leadership and value of the vertically integrated stack that the company’s flagship server is delivering to its clients.

Power Systems revenue decreased 8.5 percent (7 percent adjusted for currency) in 2012 versus 2011. Low-end servers increased 6 percent (7 percent adjusted for currency) offset by declines in high-end and midrange products. Early in October, the company announced new POWER7+ based servers. The high-end and midrange models available in the fourth quarter performed well in the period. The company will continue to refresh the Power portfolio in the first half of 2013. In 2012, the company had nearly 1,200 competitive displacements resulting in over $1 billion of business; almost equally from Hewlett Packard and Oracle/Sun.

[...]

Overall gross margin decreased 0.7 points in 2012 versus the prior year. The decrease was driven by lower margins in System x (0.6 points), Microelectronics (0.6 points), Storage (0.5 points) and Power Systems (0.2 points), partially offset by improvement due to revenue mix (1.2 points)."

Com'è possibile notare, z12/Next ha venduto molto bene e ha generato utili.

POWER invece ha subito un declino e ha avuto delle perdite, ma per lo più legate ai vecchi (POWER7) sistemi, mentre quelli nuovi (POWER7+, che sono stati introdotti nel segmento high-end & mid-range) sono andati bene.

Dunque anche se z12 e POWER7+ sono stati prodotti a 32nm SOI, non sembra proprio che abbiano subito nefasti effetti dovuti a questo passaggio, con costi che sarebbero dovuti lievitare a causa anche dei 13 layer per i POWER7+ e ben 15 (QUINDICI! Vedere l'altro PDF, prego) per z12. Non c'è stato proprio nulla di tutto ciò!

Anzi, i nuovi POWER7+ costano anche meno, com'è scritto anche nel PDF che avevo riportato prima:

"Overall price performance has improved as much as 42% on the faster clock speed"

Direi che ce n'è abbastanza per comprendere che almeno IBM problemi non ne ha avuti coi 32 nm SOI. Anzi, ne ha saputo trarre vantaggio.

Vediamo adesso cos'altro v'inventerete dopo fattori economici, strategie aziendali, e le metallizzazioni.

dato che c'è qualcosa che non mi torna/convince ho spulciato un po', però nel bilancio linkato non trovo la frase che ho evidenziato in blu, puoi darmi un riferimento più preciso su dove trovarla? O magari è in unaltro pdf che avevi linkato (ma di cui non riesco a trovare il post dove è linkato)?

EDIT: come non detto, trovato!

[paolo.oliva2]

Originariamente inviato da mack.gar

Paolo, scusa, ma tu ti basi ancora sul 40% dato da amd come obbiettivo minimo, ma dalla review di canard sappiamo ormai che non è così, è meglio. 1C2T zen è quasi il 35% più veloce di pd 1M2T ed oltre il 50% in ST. Rivedi i tuoi calcoli di conseguenza, ad esempio bastano 4 core zen a 3GHz per fare un pd a 4Ghz in MT.

Chiariamo.

Se parliamo di architettura, XV è l'ultima evoluzione di BD, ed AMD riporta +40% IPC su XV, e XV guadagna un +17,5% di IPC su PD, quindi Zen vs PD è +65%.

AMD ha stoppato l'evoluzione BD sul 32nm con Piledriver, mentre sul 28nm ha proseguito con Steamroller e Excavator. Il confronto Zen vs 8350 (PD) è corretto per quanto noi troviamo sul commercio, ma sbagliato se come confronto architetturale, perchè di fatto è XV e non PD l'ultima evoluzione BD.

[stefanonweb]

Scusate, un 8c/16t liscio (no overclock) secondo voi quanti Watt di assorbimento potrebbe avere a pieno carico?
Ed un APU Zen 4c/8t + GPU? Sempre a pieno carico?
Parlo di stime presunte, all'incirca... Grazie.

[paolo.oliva2]

Originariamente inviato da digieffe

Paolo non capisco la parte in grassetto
interpretando correttamente termini impropri e concetti espressi male, il ragionamento dà una buona idea di cosa è accaduto...
ovviamente, Cesare, che non ha seguito i thread precedenti né conosce bene il modo di "improprio" esprimersi di Paolo, contesterà quanto sopra sulla base di equivoci espressivi ed interpretativi...
Stamattina se io avessi avuto un po' di tempo te lo avrei disambiguato prima di innescare un "pippone" dei soliti, purtroppo sono di cerimonia e devo scappare...
Cesare, cortesemente evita di dare risposte "polemiche", soprattutto alle argomentazioni sulle quali ci possa essere anche un minimo dubbio interpretativo, grazie.

L'ho scritto alle 2 della mattina.

Il concetto fail in primis è molto interpretativo, perchè secondo me va specificato in che senso, se prodotto commerciale o se come architettura.
Ad esempio il Phenom I era un fail come prodotto commerciale, ma inteso come prodotto sul 65nm ciofeca, perchè come architettura, una volta avuto il 45nm e possibilità di evolversi in Phenom II, è stato un signor prodotto.

Dobbiamo tenere in considerazione che le prestazioni di una architettura sono molto più legate al silicio che all'architettura in sè. Le architetture in generale concedono incrementi di prestazioni al più del 15-20% se dicasi cambio architetturale, intorno al 5% se ottimizzazione della stessa architettura. Il salto di nodo del silicio concede in generale aumenti di potenza a die del 30% (inteso come +30% di transistor a parità di TDP), che si può tradurre come +30% di core a parità di consumi o un aumento di frequenza a parità di TDP (sempre valutando che la frequenza massima non è dipende alla miniaturizzazione ma al PP di quel silicio).

Analizziamo per bene BD... lasciamo perdere l'ST e consideriamo l'MT, che è il punto forte di BD, in quanto a tutt'oggi un modulo BD XV potrebbe competere con il core + SMT Zen.

E' possibile che Zambesi (8150) aveva la stessa potenza MT di un Thuban? Tra incremento silicio (+30% di media) e l'MT del modulo dell'architettura BD, e guadagno ZERO. Con PD + RCM, si è arrivati a +20%... ma siamo pur sempre sotto al +30% che dovrebbe garantire già il solo salto del silicio.
Guardando le frequenze massime di Llano ovvero architettura Phenom II sul 32nm e la stessa sul 45nm, abbiamo un dato di almeno -20%, e sto cacchio di valore, se lo aggiungessimo a BD prodotto commerciale finito, altro che fail.
Oltretutto, e torno a ripeterlo, i più considerano l'8350 come Buldozer ultima evoluzione, mentre un 8350 in stile XV risulterebbe un 17,5% più performante.

Quindi, facendo il punto, io non è che non condivida il fatto che un 8150 possa essere considerato FAIL rispetto ad un Thuban, soprattutto considerando il passaggio di nodo tra un 45nm liscio e al più low-k vs un 32nm con pure l'HKMG e ULK, ma è sbagliato addossare il tutto all'architettura senza tenere conto quanto possa aver pregiudicato il prodotto il silicio, e Llano di per sè rappresenta un dato di fatto più che evidente.

Il -20% è un valore stratosferco nel giudizio finale... ad esempio, con Haswell 22nm Intel ha fatto un ottimo salto di potenza rispetto a SB sul 32nm... ma se togliessimo ad Haswell un -20%, come sarebbe il giudizio?
L'architettura Haswell diventerebbe di colpo un cesso?

[mack.gar]

Originariamente inviato da paolo.oliva2

Chiariamo.

Se parliamo di architettura, XV è l'ultima evoluzione di BD, ed AMD riporta +40% IPC su XV, e XV guadagna un +17,5% di IPC su PD, quindi Zen vs PD è +65%.

AMD ha stoppato l'evoluzione BD sul 32nm con Piledriver, mentre sul 28nm ha proseguito con Steamroller e Excavator. Il confronto Zen vs 8350 (PD) è corretto per quanto noi troviamo sul commercio, ma sbagliato se come confronto architetturale, perchè di fatto è XV e non PD l'ultima evoluzione BD.

May bad. Cmq resta il fatto che hanno ecceduto le previsioni. Se teniamo buono il 17.5 ℅ di xv su PD resta che zen in MT è il 15℅ più performante di xv. Cioè basta un zen a 3.4GHz per raggiungere (circa) un ipotetico xv a 4 GHz in MT ovviamente... questo basandosi sul test fatto su un ES ed il prodotto finale potrebbe essere anche meglio.

[paolo.oliva2]

@digieffe

Ho scritto:

nel contempo un Zen X8+8 necessiterebbe almeno di 3,9GHz per pareggiare in MT un BD XV X16.

In pratica, l'SMT concede +30% sul 2° TH, mentre il CMT +80%.
Quindi a parità di frequenza avremmo:
Zen 100, +40% IPC su XV = 140, +30% 2° TH = 182.
XV = 100, +80% 2° TH, = 180

Tralasciando il peso FO4 dell'architettura BD e non conoscendo l'FO4 dell'architettura Zen (che potrebbe portare a differenze di frequenza a parità di TDP, e considerando l'incremento dell'SMT del 30% sulla base Intel (ma potrebbe essere inferiore come superiore) avremmo che Zen @4GHz e XV @4GHz uguali in MT.

Se a tutt'oggi Zen ha frequenze @3,6GHz/3,7GHz def, XV non sembra risultare sotto a Zen in MT.

Il discorso ST vedrebbe Zen +40% IPC su XV, quindi a Zen basterebbe non scendere sotto il -30% di frequenza su XV, ma parliamo di XV ~@4,3GHz.

Considerando che i primi ES ZEN avevano frequenze basse, ipotizzando un Zen alle stesse frequenze di un 6900K, un Zen @3GHz def @3,5GHz Turbo
avrebbe perso un 30% in MT a fronte di un +10% circa in ST.

Ho scritto:

Io faccio fatica a considerare un fail BD, quando all'inizio non si aveva alcuna certezza che Zen potesse arrivare alle frequenze di un 6900K... e nel caso di Zen 3GHz BD XV X16 sarebbe risultato migliore, pareggiando in ST e con un MT >+30%

I conti li ho fatti alle 2-3 della mattina, ma il concetto è che se Zen non sarebbe riuscito ad arrivare a determinate frequenze, di fatto XV (BD) avrebbe offerto le stesse prestazioni a costi zero... quindi non trovo coerenza BD = FAIL perchè CMT, SMT rulez, e poi ritrovarsi Zen SMT < BD CMT.

[Capozz]

Originariamente inviato da paolo.oliva2

Quindi, facendo il punto, io non è che non condivida il fatto che un 8150 possa essere considerato FAIL rispetto ad un Thuban, soprattutto considerando il passaggio di nodo tra un 45nm liscio e al più low-k vs un 32nm con pure l'HKMG e ULK, ma è sbagliato addossare il tutto all'architettura senza tenere conto quanto possa aver pregiudicato il prodotto il silicio, e Llano di per sè rappresenta un dato di fatto più che evidente.

Il -20% è un valore stratosferco nel giudizio finale... ad esempio, con Haswell 22nm Intel ha fatto un ottimo salto di potenza rispetto a SB sul 32nm... ma se togliessimo ad Haswell un -20%, come sarebbe il giudizio?
L'architettura Haswell diventerebbe di colpo un cesso?

Paolo, io capisco il tuo discorso però, a prescindere dal silicio, non ho mai capito la scelta di AMD di puntare ad un'architettura che prevedeva un basso livello di IPC da compensare con un'elevata frequenza di funzionamento. E' una soluzione che non funziona, loro stessi qualche anno prima diedero sonore batoste ai Pentium 4 con gli Athlon 64, anche se lavoravano a frequenze molto più basse.

[paolo.oliva2]

Originariamente inviato da mack.gar

May bad. Cmq resta il fatto che hanno ecceduto le previsioni. Se teniamo buono il 17.5 ℅ di xv su PD resta che zen in MT è il 15℅ più performante di xv. Cioè basta un zen a 3.4GHz per raggiungere (circa) un ipotetico xv a 4 GHz in MT ovviamente... questo basandosi sul test fatto su un ES ed il prodotto finale potrebbe essere anche meglio.

Condivido perfettamente, ma la questione performances del procio è il risultato dell'architettura sul silicio, dove il silicio dovrebbe permettere all'architettura di esprimere tutto il suo potenziale, ivi compreso la possibilità di raggiungere la frequenza più alta che l'architettura può sostenere.

BD era stato progettato con un determinato IPC puntando sull'FO4 basso per aumentare la frequenza finale a parità di TDP.

L'FO4 può tranquillamente variare la frequenza massima raggiunta a parità di TDP, ma comunque si deve tener conto dei limiti del PP di quel silicio.
In poche parole... se il silicio mura a @5GHz ed io ho realizzato un architettura/FO4 che a X TDP può al max raggiungere i 4GHz, diciamo che avrei perso un vantaggio del silicio... al contrario, se io progetto una architettura/FO4 che può arrivare a @5GHz ed il silicio mi mura a 4GHz, avrei ugualmente perso.

Secondo me è sbagliato realizzare proci come fa AMD, nel senso che ha un progetto X di architettura e lo stecca sul silicio disponibile xche essendo in fase di sviluppo, non se ne conoscono perfettamente le prestazioni. E' ovvio che conoscendo il silicio, si può decidere a priori l'FO4 più congeniale...

Speriamo che il 14nm FinFet Samsung risulti perfetto per Zen e che non cambi caratteristiche al salto sul 7nm.

[paolo.oliva2]

Originariamente inviato da Capozz

Paolo, io capisco il tuo discorso però, a prescindere dal silicio, non ho mai capito la scelta di AMD di puntare ad un'architettura che prevedeva un basso livello di IPC da compensare con un'elevata frequenza di funzionamento. E' una soluzione che non funziona, loro stessi qualche anno prima diedero sonore batoste ai Pentium 4 con gli Athlon 64, anche se lavoravano a frequenze molto più basse.

La mia idea/giustificazione è che BD va inquadrato in quel tempo e nelle condizioni di allora.

Per aumentare le prestazioni del procio, visto che l'unico vincolo è il TDP, le opzioni possibili erano l'SMT e il CMT, entrambi riducono il numero di transistor per aumentare la potenza, in pratica anzichè aggiungere 1 core, o sfruttano al 100% quel core con un 2° TH (SMT) o condividono 2 core riducendone i transistor rispetto a 2 core veri (CMT).
Però abbiamo delle differenze di fondo, il CMT di per sè non ha alcun bisogno di intervenire sull'IPC del core, in quanto il 2° TH ha una parte INT tutta propria e condivide unicamente l'FP, mentre l'SMT, proprio perchè il guadagno sul 2° TH è basso, richiede un aumento dell'IPC del core altrimenti non "renderebbe".
E' qui il punto, secondo me. AMD ha scelto il CMT semplicemente perchè non ha speso nulla o veramente poco nel potenziare l'IPC a monte, affidandosi all'FO4 per aumentare le frequenze, il che avrebbe portato un incremento ST a costo architetturale ZERO (IPC * Frequenza) e affidandosi interamente al 32nm SOI HKMG ULK che avrebbe dovuto aumentare e bene il numero di moduli a die (ricordati che Komodo X10 è stato cancellato in toto come è stato saggiato il silicio).
E' ovvio che cadendo il silicio è caduto il tutto... se il silicio avesse rispettato le aspettative, il giudizio sarebbe stato l'opposto.
Attualmente AMD non ha più le FAB, quindi, anche se volesse, non può sviluppare un silicio a proprio uso e consumo, ma affidarsi a quello che le FAB fanno, quindi con caratteristiche il più possibile idonee alla maggior parte delle richieste di mercato.
Beh... mi pare ovvio (ricordi i discorsi vecchi?) che partire con un core ad alto IPC, risulterà comunque più "compatibile" con la maggior parte dei PP silicio.
Però Zen che interventi ha avuto?
Cache inclusive, latenze/frequenze cache potenziate e di molto, L0, Predizione migliorata, tutte le features di risparmio energetico (che BD le ha viste solo nell'ultima evoluzione di Excavator, BR), gestione consumi in tempo reale e quindi frequenze Turbo che sfruttino tutto l'effettivo TDP disponibile (ricordi BD 95W @4,2GHz Turbo e 8350 125W stessa frequenza massima turbo seppur +30W?) e oltre a ciò pure l'XFR.
A questo punto, aumentando l'IPC, si può affrontare il discorso di un procio SMT, ma di certo non nella condizione core BD.
BD rappresenta un'implementazione economica del CMT, basata su delle aspettative silicio svanite... Zen non è un'interpretazione economica dell'SMT, soprattutto se si danno per buone le voci di un rendimento Zen in SMT superiore a quello Intel, ma di fatto racchiude quello che AMD non ha fatto (e speso) in 15 anni.
Io non posso giudicare la scelta CMT e SMT e risultati ottenuti, senza tenere in considerazione quali implementazioni AMD ha progettato/speso con il CMT (BD) e quanto con l'SMT (Zen). Per rendere semplice la questione... come detto sopra, un Zen senza aumentare l'IPC del core, manco sarebbe da progettare l'architettura... un BD con potenziamento IPC core e relative cache, sfruttamento del TDP nel Turbo e XFR, sarebbe un BD totalmente differente al BD che oggi vediamo.

[Ryddyck]

Gente malata, buongiornissimo1!11!!!111!!
Oggi parliamo ancora di architettura http://pc.watch.impress.co.jp/docs/c...i/1039035.html

[Roland74Fun]

Originariamente inviato da paolo.oliva2

La mia idea/giustificazione è che BD va inquadrato in quel tempo e nelle condizioni di allora.....
.............................
...sarebbe un BD totalmente differente al BD che oggi vediamo.

Sinceramente oggi vedo un processore che dopo 4 anni tiene ancora bene rispetto alla diretta concorrenza, che non mi limita in nessun campo, infaticabile, bello facile da smanettare e soprattutto con un prezzo significativamente minore.
Poi chi si accontenta gode.
Ma voi che anelate a spendere i vostri soldi, per upgadare piattaforme che a malapena sfruttate al 20% del potenziale, cosa ne farete poi di tutto questo hardware ormai inutile ed obsoleto? Date tutto ai poveri? O manderete tutto al macero da serie e certificate aziende di smaltimento, che poi invieranno tutto nel sud-est asiatico, dove abili mani di bambini provvederanno tra acidi e fumi tossici a recuperare il salvabile?
Insomma,un mondo reso una discarica dei nostri capricci.

[bjt2]

Originariamente inviato da paolo.oliva2

Condivido perfettamente, ma la questione performances del procio è il risultato dell'architettura sul silicio, dove il silicio dovrebbe permettere all'architettura di esprimere tutto il suo potenziale, ivi compreso la possibilità di raggiungere la frequenza più alta che l'architettura può sostenere.

BD era stato progettato con un determinato IPC puntando sull'FO4 basso per aumentare la frequenza finale a parità di TDP.

L'FO4 può tranquillamente variare la frequenza massima raggiunta a parità di TDP, ma comunque si deve tener conto dei limiti del PP di quel silicio.
In poche parole... se il silicio mura a @5GHz ed io ho realizzato un architettura/FO4 che a X TDP può al max raggiungere i 4GHz, diciamo che avrei perso un vantaggio del silicio... al contrario, se io progetto una architettura/FO4 che può arrivare a @5GHz ed il silicio mi mura a 4GHz, avrei ugualmente perso.

Secondo me è sbagliato realizzare proci come fa AMD, nel senso che ha un progetto X di architettura e lo stecca sul silicio disponibile xche essendo in fase di sviluppo, non se ne conoscono perfettamente le prestazioni. E' ovvio che conoscendo il silicio, si può decidere a priori l'FO4 più congeniale...

Speriamo che il 14nm FinFet Samsung risulti perfetto per Zen e che non cambi caratteristiche al salto sul 7nm.

Il silicio non mura a X GHz... E' sempre l'architettura. Se facevi una architettura con FO 13 (<17) come la z di IBM, salivi di più, e infatti la z arriva a 5.5Ghz.

[sgrinfia]

Originariamente inviato da Roland74Fun

Sinceramente oggi vedo un processore che dopo 4 anni tiene ancora bene rispetto alla concorrenza, che non mi limita in nessun campo, infaticabile, bello facile da smanettare e soprattutto con un prezzo significativamente minore.
Poi chi si accontenta gode.
Ma voi che anelate a spendere i vostri soldi, per upgadare piattaforme che a malapena sfruttate al 20% del potenziale, cosa ne farete poi di tutto questo adware ormai inutile ed obsoleto? Date tutto ai poveri? O manderete tutto al macero da serie e certificate aziende di smaltimento, che poi invieranno tutto nel sud-est asiatico, dove abili mani di bambini provvederanno tra acidi e fumi tossici a recuperare il salvabile?
Insomma,un mondo reso una discarica dei nostri capricci.

Io addirittura ho provato a dare in pasto al mio fx il gioco Arma 3, che come è nodo fa un uso intensivo della cpu ,e con l'aggravante che usa solo 4 core ....bè si è mangiato anche Arma 3

[Folgore 101]

Il mio FX8320 resterà ancora a lungo nel mio case.
Seguo perchè sono appassionato ma non ho bisogno di aggiornanti.

[riuzasan]

Originariamente inviato da tuttodigitale

sei fortemente incoerente.

Non è incoerente.
E' fazioso ma vuol passare per esperto superparte.
Del resto oggi, secondo qualcuno, conta il SingleTread sul mercato, non il MultiTread

Nel mentre, ringraziamo AMD per aver riportato un poì di concorrenza in un mercato piatto e stagnante da anni, con buona pace di chi ci guadagnava sopra quel mercato monopolista de facto.

[george_p]

Originariamente inviato da Bivvoz

Nessuno mi toglierà mai la convinzione che BD è nato per essere integrato con GCN, non solo nelle APU intese come CPU + iGPU ma come oggetto da utilizzare sempre unito nel calcolo eterogeneo, insomma il loro HSA.
Infatti dopo Vishera si sono concentrati solo sulle APU.

Ma poi HSA è più o meno andato alla deriva e hanno virato su Zen.
Io però spero che HSA sia solo stato messo in attesa di tempi miglior e che Zen, ma sopratutto Raven Ridge sarà ancora compatibile.

Dopo Vishera si sono concentrati solo su APU perché non valeva la pena spendere su bulk per ottenere prestazioni pari a PD. BD aveva troppe lacune non risolvibili a parità di silicio per ottenere migliori prestazioni velocistiche con, allo stesso tempo, pari o minori consumi.

Il concetto APU e HSA continua perfettamente anche con ZEN, solo che quest'ultimo permette migliori prestazioni anche lato cpu.

Semplice.

[avalon75]

Sapete dirmi quando le cpu Zen saranno in vendita?

[Gioz]

Originariamente inviato da avalon75

Sapete dirmi quando le cpu Zen saranno in vendita?

con precisione no, stando alle ultime cose trapelate sembrerebbe verso fine del prossimo mese, mi sembrava strano inizialmente per l'assenza di un annuncio con specifiche certe dei modelli ma se davvero facessero presentazione con disponibilità immediata potrebbe essere possibile.