[Thread Ufficiale] Aspettando ZEN

[marchigiano]

Originariamente inviato da paolo.oliva2

Il 32nm SOI non aveva un buon PP e se ha raggiunto i 4GHz def lo deve all'FO4 di BD e all'architettura BD, perchè Llano sul 32nm (ovvero il Phenom II) ha raggiunto frequenze inferiori al 45nm.

questo è un punto interessante

sono andato a vedere i vecchi processori

considerando che llano aveva on die il controller pcie oltre alla gpu ma era senza L3

phenom 945 C2 95W 3.0GHz
phenom 955 C3 95W 3.2GHz
A8-3870K B0 100W 3.0GHz

phenom 905e C2 65W 2.5GHz
phenom 910e C3 65W 2.6GHz
A8-3820 B0 65W 2.5GHz+turbo

a me il 32-b0 sembra già superiore al 45-c3, figuriamoci il 32-b2 e b3 usato per zambesi e il c0 usato per vishera....

[MICENE89]

Originariamente inviato da paolo.oliva2

Io non ho le competenze tecniche per parlare di come lavora un core , però, cacchio, a me c'è qualcosa che sfugge.

Intel ha il suo core, ci aggiunge dei transistor per far si che possa gestire l'SMT.

AMD annuncia Zen SMT, quindi la logica vorrebbe che Zen rispecchi il core Intel pur con delle varianti.

Ora, io sono un po' a digiuno di come possa essere realmente Zen perchè vuoi non mi sono imbellinato a capire le slide (tanto non avrei capito), un po' perchè mi bastavano le spiegazioni tecniche di chi le capisce... (per le quali ho capito un po' di più ma mica tanto di più ).

Come riporta però la slide nel link http://www.fudzilla.com/news/40627-f...uad-core-parts, per me la struttura di Zen è a modulo con un modulo con 4 core.

Quella slide è un fake smentito dalla stessa AMD.

Tutto era partito da un utente del forum di questo sito:

Angebliche AMD-Folie zeigt erste Details von „Zen” [3. Update]

Ma, come puoi leggere (traducendo la news), AMD stessa ha richiesto la rimozione di tutte le slide perché "completamente errate" e quindi fuorvianti.

Quindi dimentica pure la struttura "a moduli" di Zen. AMD non ha mai affermato che Zen avrà tale conformazione quindi dare peso a quella slide è, appunto, errato e fuorviante.

[paolo.oliva2]

Originariamente inviato da marchigiano

questo è un punto interessante

sono andato a vedere i vecchi processori

considerando che llano aveva on die il controller pcie oltre alla gpu ma era senza L3

phenom 945 C2 95W 3.0GHz
phenom 955 C3 95W 3.2GHz
A8-3870K B0 100W 3.0GHz

phenom 905e C2 65W 2.5GHz
phenom 910e C3 65W 2.6GHz
A8-3820 B0 65W 2.5GHz+turbo

Il 45nm descritto da te è il 45nm LISCIO. Siccome il 32nm SOI ha sia Low-K (che nel 32nm si chiama ULK) che l'HKMG. Il 45nm più vicino al 32nm per trattamenti, è l'E0, che ha il Low-K, ed il Thuban 1090T X6 era 3,2GHz, il 1100T era 3,3GHz (con il turbo che aveva frequenze superiori) entrambi a 125W, e un modello Thuban da 95W che era 2,8GHz... mi sembra. A differenza di quello che hai postato, a parità di TDP ci sono 6 core e non 4, e +100MHz su X6 e non 3,2GHz su X4 (non mi sembra una paglia)

Il Low-k e HKMG hanno entrambi lo scopo di ridurre il Vcore necessario (anche se in modi differenti) ed entrambi quindi riducono il TDP.

Se un Phenom II X4 45nm 3,2GHz 125W TDP, mi sembra ovvio che la stessa architettura con l'aggiunta di 2 core riesca ad arrivare a +100MHz nel medesimo TDP, sia dovuto al PP 45nm + ULK, concordi? Quindi non mi pare fantasia supporre che un E0 (45nm SOI + ULK) con l'aggiunta dell'HKMG sarebbe stato ancor più parco di TDP a parità di frequenza.

a me il 32-b0 sembra già superiore al 45-c3, figuriamoci il 32-b2 e b3 usato per zambesi e il c0 usato per vishera....

Come sai, perchè è stato detto 1000 volte, nella numerazione PP la lettera consegue che non ci sono cambiamenti all'architettura, ed infatti il C1, C2 C3 del Phenom II 45nm SOI, erano la stessa architettura ma rifatto il PP semplicemente perchè il 45nm SOI, via via più affinato, permetteva frequenze maggiori, e si doveva correggere la distanza tra i transistor per poterla sfruttare.
Se ti ricordi, il C0 850 murava a 4GHz e supporrei proprio (come ha riportato AMD) avevano distanziato i transistor per una aspettativa di frequenza def inferiore ai 3GHz ottenuti. Il C1 non ricordo, ma il C2 e C3 superavano agevolmente il muro dei 4GHz.

L'E0, essendo ok la stessa architettura Phenom II, ma X6, è un altro progetto e un altro trattamento silicio e di qui il cambio lettera.

Il B2 di Zambesi era partito con B0 l'ES, poi B1 e al B2 ci erano state le varianti a, b, c, d, e, ed f, e non per bug, ma semplicemente per cercare la frequenza maggiore con supporrei diverse prove di trattamento. Dopo c'è C0 Vishera, ed è cambiata lettera perchè è Piledriver e per l'aggiunta dell'RCM.
I +400MHz ottenuti con Piledriver su Zambesi, non sono dovuti al silicio, ma all'RCM. Perchè ti dico questo? Ogni anno il Phenom II guadagnava quanto? 100MHz a parità di TDP?
Dimmi in 5 anni quanto ha guadagnato il 32nm SOI, 4GHz 125W 8350, 8370 4GHz 125W (hanno modificato solamente l'RCM perchè di silicio sono alla frutta). Il Thuban in 6 mesi 100MHz...
L'aumento di frequenza di un silicio, con l'affinamento, per me è il segno che ha potenziale per migliorare. Un silicio che non migliora la frequenza (ovviamente un 8350 D-Day ed un 8350 prodotto oggi sono differenti in rapporto frequenza/TDP, ma se AMD non aumenta la frequenza def ci saranno motivi che non lo permettano, perchè nessuna ditta non aumenterebbe la frequenza def se possibile), vuol dire che è già stato spremuto per bene.

Alle frequenze sopra, c'è da tenere conto:
45nm ---> 32nm 1° guadagno
45nm SOI ULK ---> 32nm SOI ULK HKMG 2° guadagno.
FO4 del Phenom II e FO4 di BD 3° guadagno.
CMT = condivisione dei core, ed il CMT riduce del 25% il numero di transistor, quindi parafrasando (non conosco il numero dei transistor Thuban per fare un confronto, quindi è quasi pere e mele) un X8 BD con CMT sarebbe poco più di X6 senza CMT, se il low-k da solo sul 45nm ha permesso +50% di core (Phenom II X4 --> Thuban), il passaggio dal 45nm low-k al 32nm ULK + HKMG avrebbe concesso +33% di core ma di cui il 25% sono unicamente per il CMT.

Fai una botta di conti.

Tra l'altro... ad esempio Intel ad ogni miniaturizzazione silicio, magari cambia affinamento, ma è sempre lo stesso tipo che fa mobile e HPC. Idem AMD, con il 45nm ha pur sempre affrontato sia HPC che mobile... e se per te il 32nm SOI ULK HKMG è ottimo, non ti viene da pensare del perchè AMD si è sobbarcata il trasferimento in toto dell'architettura BD sul 28nm? Cacchio, GF per prima ammette che il suo 28nm Bulk non è assolutamente tra i migliori... Le librerie HDL credo si possano implementare in ambedue (vedi 14nm FinFet che non si sa se le abbia o meno, ma non che non le possa avere). Infine, ti dico che se il 32nm SOI avesse avuto un affinamento "normale" quale tutti i SOI, non ci sarebbero stati assolutamente problemi nè per realizzare SR e XV e nè per passare ad un X10 da un X8. Evidentemente c'era un leakage di troppo.
Dal 65nm con un Phenom I 2,6GHz 140W, si è passati al 45nm +700MHz, -15W +2 core e + 12% IPC. Questo è un salto silicio.
Non tirare fuori che è colpa di BD... perchè ti mangio vivo , è proprio grazie a BD/FO4 che si è arrivati a quelle frequenze.

P.S. Edit
Altro punto... Da un Thuban 3,2GHz io sono arrivato in OC a 4,5GHz. Da un 8350 4GHz sono arrivato a 5,2GHz, mettiamoci pure dentro i 9590 (che tanto sono 8350) e di arriva a 5,3GHz. Sia i Thuban che l'8350 guadagnerebbero +1,3GHz, ma c'è una differenza... 1,3GHz dai 3,2GHz del Thuban, rappresentano un +40% abbondante, i +1,3GHz dai 4GHz def di un 8350, sono poco più del +30%. Tra l'altro in ST con il Thuban sono arrivato a @4,7GHz, mentre i 5,3GHz non li passi con BD sia 8 core che 1 core.

[george_p]

Originariamente inviato da descartes2

molto interessante:

http://www.fudzilla.com/news/40627-f...uad-core-parts

sembra che la produzione iniziale sia incentrata su 8/6 cores

Arrivano tardi decisamente:
http://www.bitsandchips.it/forum/vie...hp?f=3&t=10639

[Wolf91]

Ma della AM4,si sa nulla,è in programma qualcosa??

[Galcone]

Chiedo scusa e ringrazio chi mi vorrà rispondere. Cosa significano le varie sigle che usate, tipo FOI, FO4, PP, GF, FinFet, ecc.?

[george_p]

Originariamente inviato da Galcone

Chiedo scusa e ringrazio chi mi vorrà rispondere. Cosa significano le varie sigle che usate, tipo FOI, FO4, PP, GF, FinFet, ecc.?

Penso intendessi SOI al posto di FOI, se no mia ignoranza, comunque ti rispondo in modo molto semplice sperando di non sbagliare troppo alcuni passaggi tecnici per i quali mi correggeranno gli esperti del thread.

SOI è l'acronimo di Silicon On Insulator ed è riferito a un tipo di processo produttivo utilizzato da IBM e poi da amd e successivamente da GF (GlobalFoundries) mentre FO4 riguarda gli stadi delle pipeline in una architettura cpu, PP sta per processo produttivo, GF come sopra, FinFet è un PP di tipo Bulk (diverso dal SOI) e sviluppato mi sembra solo da TSMC.

Ciao

[paolo.oliva2]

Originariamente inviato da Galcone

Chiedo scusa e ringrazio chi mi vorrà rispondere. Cosa significano le varie sigle che usate, tipo FOI, FO4, PP, GF, FinFet, ecc.?

Allora, GF è Global Founderies, cioè la ditta/fabbrica che realizza circuiti sul silicio.

FinFet è un tipo di processo, ed il 14nm FinFet è un silicio 14nm con trattamento FinFet.

FO4 so cos'è ma spiegarlo mi è difficile... però la frequenza di lavoro di un processore richiede un determinato TDP, che varia a seconda delle caratteristiche del silicio e dal tipo di FO4 utilizzato dall'architettura.
Il discorso è comunque a parità di caratteristiche silicio, perchè se un silicio è scadente ed un altro ottimo, ci sarà una differenza di TDP alla stessa frequenza e questo influisce nel discorso FO4.
Comunque l'FO4 è a spannella la complessità con la quale vengono risolte le varie istruzioni, più il sistema è complesso, più produrrà TDP e quindi più difficile arrivare a frequenze alte. Viceversa, meno il sistema è complesso e meno TDP occorrerà e quindi più alta, a parità di TDP, la frequenza raggiungibile, ma più cicli macchina saranno necessari.
I guru riportano che l'FO4 non pregiudica l'IPC, nel senso che un FO4 ottimale sulla carta dovrebbe raggiungere il risultato migliore tra IPC e frequenza.
IPC = Istruzioni Per Clock, ovvero quante istruzioni può elaborare il procio a ciclo, ovviamente dipendente da quanti cicli fa il procio al secondo, che sarebbe la frequenza operativa.
In poche parole, l'FO4, da studi IBM 17, dovrebbe essere il risultato migliore per ottenere IPC * Frequenza migliore.

PP è una sigla che indica.... esempio, il 32nm SOI con Piledriver è C0, se parlo di PP C0 32nm SOI, diciamo che tratto quella release del 32nm. Quando si parla di PP in modo generico, tipo "un buon PP", si intende se è venuto bene o meno.

[marchigiano]

Originariamente inviato da paolo.oliva2

Il 45nm descritto da te è il 45nm LISCIO. Siccome il 32nm SOI ha sia Low-K (che nel 32nm si chiama ULK) che l'HKMG.
Il 45nm più vicino al 32nm per trattamenti, è l'E0, che ha il Low-K, ed il Thuban 1090T X6 era 3,2GHz, il 1100T era 3,3GHz (con il turbo che aveva frequenze superiori) entrambi a 125W, e un modello Thuban da 95W che era 2,8GHz... mi sembra.
A differenza di quello che hai postato, a parità di TDP ci sono 6 core e non 4, e +100MHz su X6 e non 3,2GHz su X4.

c'era il 1065t E0 95W 2.9GHz + turbo
poi il 960t BE E0 95W 3GHz+turbo ma quest'ultimo, essendo silicio di scarto, ci può stare che avesse una resa inferiore

Se un Phenom II X4 45nm 3,2GHz 125W TDP, mi sembra ovvio che la stessa architettura con l'aggiunta di 2 core riesca ad arrivare a +100MHz nel medesimo TDP, sia dovuto al PP 45nm + ULK, concordi?

no a pari tdp gli esacore hanno -400mhz sui 125w e -300mhz sui 95w, di sicuro il silicio e0 è migliorato ma non griderei al miracolo

Perchè ti dico questo? Ogni anno il Phenom II guadagnava quanto? 100MHz a parità di TDP?
Dimmi in 5 anni quanto ha guadagnato il 32nm SOI, 4GHz 125W 8350, 8370 4GHz 125W (hanno modificato solamente l'RCM perchè di silicio sono alla frutta). Il Thuban in 6 mesi 100MHz...
L'aumento di frequenza di un silicio, con l'affinamento, per me è il segno che ha potenziale per migliorare. Un silicio che non migliora la frequenza (ovviamente un 8350 D-Day ed un 8350 prodotto oggi sono differenti in rapporto frequenza/TDP, ma se AMD non aumenta la frequenza def ci saranno motivi che non lo permettano, perchè nessuna ditta non aumenterebbe la frequenza def se possibile), vuol dire che è già stato spremuto per bene

si questo è vero, ricordo i 45nm miglioravano di mese in mese, i 32 sembrano fermi dall'uscita, ma quindi li si può criticare ora che non si sono evoluti, non appena usciti che si sa all'inizio il silicio fa sempre un po schifo...

[Galcone]

Grazie ragazzi. Seguirò molto meglio questo affascinante thread. Continuate così.

[Mister D]

Originariamente inviato da george_p

Penso intendessi SOI al posto di FOI, se no mia ignoranza, comunque ti rispondo in modo molto semplice sperando di non sbagliare troppo alcuni passaggi tecnici per i quali mi correggeranno gli esperti del thread.

SOI è l'acronimo di Silicon On Insulator ed è riferito a un tipo di processo produttivo utilizzato da IBM e poi da amd e successivamente da GF (GlobalFoundries) mentre FO4 riguarda gli stadi delle pipeline in una architettura cpu, PP sta per processo produttivo, GF come sopra, FinFet è un PP di tipo Bulk (diverso dal SOI) e sviluppato mi sembra solo da TSMC.

Ciao

Ciao,
aggiungo solo alcune precisazioni.
FO4 è il ritardo normalizzato delle pipeline quindi è un indice di complessità della struttura della pipeline, per cui FO4 alto-> pipe corta (con pochi stadi) molto complessa ergo maggiore IPC (istruzioni per ciclo di clock)
Finfet invece è un tipo di processo produttivo che non è solo del pp bulk ma può anche essere del SOI (infatti i primi studi sono di IBM e di varie università sparse per il mondo). Finfet vuol dire pinne fini che fa riferimento all'innalzamento dei canali source-drain (che quindi sembrano delle alette o pinne molto fini) di un transitor che quindi diventa a 3d (tre dimensioni) rispetto al passato dove invece i canali di passaggio degli elettroni erano solo planari. Questo porta ad avere il triplo dell'area di controllo (nel caso di un trigate) della corrente abbassando così le correnti di perdita (leakage). Il primo ad utilizzare in campo x86 questa tecnica fu Intel con il processo produttivo 22 nm tri-gate. E quindi il finfet non è solo appannaggio di TMSC.
Ormai quasi tutti i processi produttivi si stanno spostando sui finfet e in futuro assisteremo progressivamente ad avere sempre più alette per ogni gate (multi-fin) e anche ad avere più superfici di controllo (tri-gate-> quad-gate). L'obiettivo è quello di diminuire sempre più le correnti di perdita.
Se fate un giro su google si trovano tanti paper interessanti di IBM, intel e svariate università

[Galcone]

Grazie anche a te Mister D. Preparatissimo come sempre!

[paolo.oliva2]

Originariamente inviato da marchigiano

c'era il 1065t E0 95W 2.9GHz + turbo
poi il 960t BE E0 95W 3GHz+turbo ma quest'ultimo, essendo silicio di scarto, ci può stare che avesse una resa inferiore
no a pari tdp gli esacore hanno -400mhz sui 125w e -300mhz sui 95w, di sicuro il silicio e0 è migliorato ma non griderei al miracolo

Beh, però puoi anche valutare la frequenza Turbo su 3 core dei Thuban che non era molto differente da quella massima degli X4

si questo è vero, ricordo i 45nm miglioravano di mese in mese, i 32 sembrano fermi dall'uscita, ma quindi li si può criticare ora che non si sono evoluti, non appena usciti che si sa all'inizio il silicio fa sempre un po schifo...

Però, come ti ho detto, AMD/GF hanno fatto un puttanaio di PP (B0, B1, B2 nelle varianti a, b, c, d, e, f), e a parte il B0/B1 che non so se avevano bug, il B2 certamente ne era esente, ma prova che AMD, in buona fede, aveva dichiarato frequenzeTTDP sulla base di aspettative poi sfumate, ed è per quello tutte le varianti.
La mia sensazione è che Zambesi sia stato azzoppato più del dovuto e che Piledriver abbia rimesso un po' le cose a posto sfruttando il risparmio di TDP dovuto all'RCM. Per dire la verità in questo sono stato smentito, in quanto Zambesi e Piledriver erano già in scaletta, però non possiamo avere la certezza a parte il nome, in quanto Zambesi poteva essere differente dal Zambesi commercializzato e lo stesso vale per Piledriver.
Però è chiaro che BD FX non ha potuto evolversi sul 32nm SOI, mentre BD SR e XV si è evoluto grazie alle HDL perchè anche lì AMD ha avuto a che fare c on un silicio "scarso£.

[capitan_crasy]

Originariamente inviato da Wolf91

Ma della AM4,si sa nulla,è in programma qualcosa??

Forse sapremo qualcosa al computex o durante la presentazione delle nuove GPU...

[george_p]

Originariamente inviato da Mister D

Ciao,
aggiungo solo alcune precisazioni.
FO4 è il ritardo normalizzato delle pipeline quindi è un indice di complessità della struttura della pipeline, per cui FO4 alto-> pipe corta (con pochi stadi) molto complessa ergo maggiore IPC (istruzioni per ciclo di clock)
Finfet invece è un tipo di processo produttivo che non è solo del pp bulk ma può anche essere del SOI (infatti i primi studi sono di IBM e di varie università sparse per il mondo). Finfet vuol dire pinne fini che fa riferimento all'innalzamento dei canali source-drain (che quindi sembrano delle alette o pinne molto fini) di un transitor che quindi diventa a 3d (tre dimensioni) rispetto al passato dove invece i canali di passaggio degli elettroni erano solo planari. Questo porta ad avere il triplo dell'area di controllo (nel caso di un trigate) della corrente abbassando così le correnti di perdita (leakage). Il primo ad utilizzare in campo x86 questa tecnica fu Intel con il processo produttivo 22 nm tri-gate. E quindi il finfet non è solo appannaggio di TMSC.
Ormai quasi tutti i processi produttivi si stanno spostando sui finfet e in futuro assisteremo progressivamente ad avere sempre più alette per ogni gate (multi-fin) e anche ad avere più superfici di controllo (tri-gate-> quad-gate). L'obiettivo è quello di diminuire sempre più le correnti di perdita.
Se fate un giro su google si trovano tanti paper interessanti di IBM, intel e svariate università

Appunto come dicevo, aspettiamo gli esperti
Grazie Mr D

[tuttodigitale]

Originariamente inviato da bjt2

Non si possono prevedere dove ci saranno i danni... Per fare un X6 simmetrico devi sperare che esattamente 1 core per modulo sia danneggiato...

1) basterebbe un solo core difettato...un x7, non ha mercato stretto come è dal x6 e x8.
tra 7 e 8 ore, c'è appena il 14%, margine troppo risicato, a mio avviso. In effetti AMD dai core thuban ha ricavato "solo" dei quad core...e la differenza a livello di prestazioni, tra 4 e 5, è maggiore rispetto a quella che c'è nel passare da 6 a 7.

2) nel caso di 2 core difettati, se questi appartengono allo stesso modulo, si potrebbe ricavare un x4..

Originariamente inviato da marchigiano

c'era il 1065t E0 95W 2.9GHz + turbo
poi il 960t BE E0 95W 3GHz+turbo ma quest'ultimo, essendo silicio di scarto, ci può stare che avesse una resa inferiore

3,4 GHz di turbo core di thuban contro 3 GHz di llano non mi appaiono pochi, soprattutto considerando che il turbo è su 3 core, e gli altri 3 sono alimentati alla stessa tensione....


una notizia interessante, riguarda indirettamente le frequenze aumentate delle GPU. Secondo Anandtech con le GPU pascal si potranno superare i 2 GHz in OC. Sembrerebbe quindi che il silicio fornità miglioramenti tangibili sul clock massimo.

Originariamente inviato da Peter Sellers

ti vorrei sommariamente ricordare che cmq il nortwood era un PIV e che verso l'athlon xp ebbe la supremazia di circa un paio d'anni..

l'athlon xp ebbe non pochi problemi di gioventù sui 0,13um, la conseguenza fu una serie di paper launch, ma a parte questo "piccolo" problema rullavano eccome: l'athlon xp, al debutto, con il bus a 333MHz era il più veloce nei giochi (se la memoria non mi tradisce), e costava meno della metà.

il northwood acquistò una nuova freschezza con il bus da 800 MHz unito all'hyperthreading (negli applicativi multithread se la batteva con il a64....), oltre al fatto che AMD si è dovuta femare a 2,13-2,2GHz quando invece Intel era riuscita a passare da 2,8 a 3.4 GHz...
Poi arrivò Prescott che rovinò anche quello di buono c'era nel p4...

[marchigiano]

Originariamente inviato da tuttodigitale

3,4 GHz di turbo core di thuban contro 3 GHz di llano non mi appaiono pochi, soprattutto considerando che il turbo è su 3 core, e gli altri 3 sono alimentati alla stessa tensione....

si ma llano ha pure una signora gpu e il controller pcie... il turbo dei llano da 65W era di 300mhz

una notizia interessante, riguarda indirettamente le frequenze aumentate delle GPU. Secondo Anandtech con le GPU pascal si potranno superare i 2 GHz in OC. Sembrerebbe quindi che il silicio fornità miglioramenti tangibili sul clock massimo.

ma non è che queste frequenze elevate delle prossime gpu sono dovute a architetture diverse? con un ipc inferiore ovviamente?

[°Phenom°]

Originariamente inviato da marchigiano

si ma llano ha pure una signora gpu e il controller pcie... il turbo dei llano da 65W era di 300mhz



ma non è che queste frequenze elevate delle prossime gpu sono dovute a architetture diverse? con un ipc inferiore ovviamente?

Dipende sopratutto dall'architettura, conta che pascal è un "maxwell pompato", e maxwell seppur a 28nm è molto propenso alle alte frequenze, mettici quindi i 16nm+ miglioramenti architetturali ed eccoti serviti facili facili 2ghz+ (già alla demo di presentazione la 1080 girava a 2100mhz+).
Per quanto riguarda le amd, l'architettura è differente, per cui salvo cambi radicalissimi, su gcn 4.0 si punterà ancora sull'ipc che sulle alte alte frequenze, non raggiungibili appunto da questa architettura. Certo saranno più alte rispetto alle attuali vga amd 28nm, ma non a livello di pascal.

[paolo.oliva2]

Originariamente inviato da MICENE89

Quella slide è un fake smentito dalla stessa AMD.

Tutto era partito da un utente del forum di questo sito:

Angebliche AMD-Folie zeigt erste Details von „Zen” [3. Update]

Ma, come puoi leggere (traducendo la news), AMD stessa ha richiesto la rimozione di tutte le slide perché "completamente errate" e quindi fuorvianti.

Quindi dimentica pure la struttura "a moduli" di Zen. AMD non ha mai affermato che Zen avrà tale conformazione quindi dare peso a quella slide è, appunto, errato e fuorviante.

OK, che cacchio la ripostano ancora .
AMD, a parte le migliorie della L3 in inclusiva e meno latenze, da qualche parte menziona la quantità? Non mi interesa specificatamente quanta ne avrà Zen X8, ma se c'è una costante a core. Quella Intel aumenta di più a core con l'aumentare dei core.

[paolo.oliva2]

@Tuttodigitale

Nella prima di questo TH hai scritto:

"Il modulo ZEN è costituito da 4 core con una l3 da 8B condivisa. Sono attualmente previsti SKU con un numero massimo di 8 core".

E' perchè non si sa quasi nulla e hai postato quello che si trova in rete?