[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[paolo.oliva2]

Comunque... lo spazio tra i componenti... a me sembra ricordare la differenza tra un X6 D0 45nm liscio e l'E0 Thuban 45nm low-k.

Il perché, percome non lo so... però so che l'E0 ha più frequenza e meno TDP del D0.

La similitudine che mi viene è.... LA FREQUENZA!!!

A me piace sempre più il BD X8 AMD.

Certo che se AMD vendesse BD allo stesso prezzo della proporzione grandezza silicio/costo Thuban, un X8 costerebbe a partire da 70€

Edit:
E' una battuta...

Comunque stavo pensando una cosa di sé per sé.

che logica ci sarebbe ad annunciare un BD dove i più avrebbero previsto un IPC di poco superiore e che la potenza verrebbe fuori quasi solo dal clock e dalla scalabilità e postare un die ritoccato per non far capire cosa ha fatto nello specifico?
Forse, fantasticando, è una mossa per far capire 2 cose nello stesso tempo: BD è più vicino di quanto tanti asseriscono la prima, e la seconda... qualche altra cosa nel cassetto AMD l'HA.

Inoltre... se fosse confermato che ci sarebbe solo BD X4 e X8 nel desktop, beh... io ci vedrei un motivo.

L'offerta X4 AMD è su Llano che ha la grafica integrata e su Zosma e relativi C3 precedenti.
Llano indubbiamente alzerà il clock stock e il turbo, ma è anche una APU. AMD deve proporre un procio anche senza APU che abbia frequenze/potenza superiori a Zosma... ed ecco BD X4.
L'X6 BD AMD lo potrebbe anche tralasciare per continuare a offrire l'upgrade senza dover cambiare mobo, ed un Thuban X6 entry-level sotto i 160€ ci saranno (1035T e 1045T).

Chi volesse più potenza, ecco i BD X8. Le mobo idonee dovrebbero costare (a parte le solite ladrate iniziali) circa come le odierne (una Formula IV, il top, sotto i 140€).

In effetti un BD X6 non avrebbe molto senso, anche perché con i clock che si prefigurano (sui 4GHz stock e forse anche più e turbo a raschiare i 5GHz), se BD X8 fosse posizionato sui 400-500€ ed un BD X6 sui 250-350€, succederebbe la stessa situazione creatasi con il 1055T e 1090T, dove overcloccando il 1055T, con 160€, si ottiene circa uguale che spendendo 80€ in più con il 1090T.

Un BD X6 con minor TDP dell'X8, sicuramente concederà OC maggiori. Sarebbe una concorrenza interna vendere un X6 BD sui 300€, ma purtroppo vedrei un BD X8 proiettato come FX. D'altronde, con X6 Intel mai sotto gli 800€ e con SB X6-X8 all'orizzonte con prezzi sicuramente più alti... AMD richiederà un prezzo equivalente all'aumento di performances rispetto al 1090T, quindi come max sui 350-400€ o prnderà come metro il listino Intel con prezzi da FX?

Sono molto curioso di verificare sto 32nm AMD.
Escluso i dual core a 65nm, AMD ha sempre offerto OC consistenti:
9950 2,5GHz ->3,4GHz
940 3GHz->3,950-4GHz
965C3 3,4GHz-4,150GHz
1090T 3,2GHz->4,4GHz

Se un BD avesse una frequenza Turbo prossima ai 5GHz (4GHz stock + almeno 800MHz Turbo), anche essendo pessimisti e togliendo 2-300MHz ai clock precedenti ed aggiungendoci SOLO 800MHz per l'OC, i 5GHz si dovrebbero comunque superare ad occhi chiusi e probabilmente ad aria e forse pure con il dissi stock.

[Ste powa]

qui la questione sta diventando davvero strana

alla fine a settembre fanno vedere praticamente che la cpu è pronta , ma cosa stanno aspettando per metterla con commercio ??? perchè dovrebbero mancare 6 mesi all' uscita di queste nuove cpu ? 6mesi sono tantissimi : non è che hanno dato qualche spiegazione ?

In ogni caso appena esce ci sarà un boom delle vendite da amd : c' è tanta gente che aspetta buldozzer per aggiornarsi

[cionci]

Fra 6 mesi esce per i server.

[dark.halo]

Originariamente inviato da Ste powa

qui la questione sta diventando davvero strana

alla fine a settembre fanno vedere praticamente che la cpu è pronta , ma cosa stanno aspettando per metterla con commercio ??? perchè dovrebbero mancare 6 mesi all' uscita di queste nuove cpu ? 6mesi sono tantissimi : non è che hanno dato qualche spiegazione ?

In ogni caso appena esce ci sarà un boom delle vendite da amd : c' è tanta gente che aspetta buldozzer per aggiornarsi

Intel e da fine 2009 che ha le foto del die SB...

[capitan_crasy]

Originariamente inviato da bjt2

Non fatevi i conti li sopra...
Sul forum AMDZONE un tizio chiede a JF perchè i due moduli di sopra sono diversi da quelli di sotto. JF dice apertamente che per non essere sgamati oltre al blur è stato fatto un taglia e cuci per mascherare le reali dimensioni del modulo... In pratica quella foto è quasi inutile...

Originariamente inviato da Ren

Hanno taroccato anche diesize totale dei singoli blocchi ?

Allora tanto valeva non pubblicare nulla...

E brava AMD...
Applica NDA anche a se stessa!

Originariamente inviato da Ste powa

qui la questione sta diventando davvero strana

alla fine a settembre fanno vedere praticamente che la cpu è pronta , ma cosa stanno aspettando per metterla con commercio ??? perchè dovrebbero mancare 6 mesi all' uscita di queste nuove cpu ? 6mesi sono tantissimi : non è che hanno dato qualche spiegazione ?

In ogni caso appena esce ci sarà un boom delle vendite da amd : c' è tanta gente che aspetta buldozzer per aggiornarsi

AMD ha dichiarato più volte che Bulldozer sarà pronto nella prima parte del 2011 (presumibilmente verso la fine del secondo trimestre 2011), quindi siamo nei tempi previsti.

[okorop]

Originariamente inviato da capitan_crasy

E brava AMD...
Applica NDA anche a se stessa!

non vogliono rivelare nulla alla concorrenza fino alla data di lancio, deve essere veramente un buon prodotto riuscito bene

[capitan_crasy]

Vorrei ripetere una mia domanda:

Originariamente inviato da capitan_crasy

Una cosa non capisco:
Ma la cache L3 sarà una per tutti i moduli oppure ogni modulo avrà la sua cache L3?

Oppure nell'immagine hanno fatto 4 copia/incolla di un solo modulo per ottenere un 8 core?

[paolo.oliva2]

Originariamente inviato da capitan_crasy

E brava AMD...
Applica NDA anche a se stessa!

Si NDinnano da soli.

AMD ha dichiarato più volte che Bulldozer sarà pronto nella prima parte del 2011 (presumibilmente verso la fine del secondo trimestre 2011), quindi siamo nei tempi previsti.

In effetti, se accoppiano BD ai nuovi chip-set che uscirebbero a marzo-aprile, avrebbero ancora 7-8 mesi.

Una domanda da nubbio...
Quando cominciano a creare gli EV... si limitano a tirare fuori un die a wafer, oppure riproducono lo stesso film per tutto il wafer?

Nel senso... non intendendomi della cosa, ipotizzo questo perché da un procio ES all'ultimo stadio, e quindi identico alla produzione in volumi, ci sarebbe solo una specie di "taratura" per fare in modo che pure il die più esterno sia il più possibile simile ad die più interno al wafer.
Infatti dall'ultimo ES alla produzione in volumi, in genere passa del tempo... che lo imputerei al mio discorso sopra, non trovando altre spiegazioni.
Su questo filo, mi sembra chiaro che se ogni volta che si apportino modifiche al die dovessero anche fare le modifiche del tipo "produzione in volumi", la cosa allungherebbe di molto il tempo senza poi avere specifiche ragioni. Chiaro che quell'ES avrebbe prezzi astronomici .
Vedere un wafer di Llano completo nelle sue parti... potrebbe supporre che sia un wafer da pre-produzioni in volumi?

Non scrivo questo per supporre una commercializzazione tra 1 mese di Llano, ma solo per capire se comunque il lavoro su Llano sia allo stadio "terminale" e che la produzione in volumi sia solo un discorso di GF a livello di catena... per il quale comunque potrebbero rendersi necessari anche diversi mesi...

[mack.gar]

Originariamente inviato da capitan_crasy

Vorrei ripetere una mia domanda:



Oppure nell'immagine hanno fatto 4 copia/incolla di un solo modulo per ottenere un 8 core?

Ciao, imho è molto difficile rispondere visto che non sono così bravo e non si sa il grado di autenticità della foto, cmq sembra che abbiano adottato un approccio alla nahalem per la cache l3, anche se dovrebbe restare una victim cache. Vorrei intanto buttarmi in ardite e rocambolesche interpretazioni dei blocchi funzionali a costo delle peggiori figuracce
Se prendiamo la foto del core in basso a sinstra si riconoscono 4 righe orrizzontali che delimitano 5 "fette", tralascindo la prima in alto, nella seconda si riconosce a destra la cache L1i e si desume che a sinistra ci sia la logica di fetch e i decoders, nella terza e quarta "fetta", simmetriche rispetto all'asse verticale, rispettivamente le pipe int (core 0 e core 1) e le cache dati L1 (a destra e a sinistra) con le rispettive unità di retirement. L'ultima fetta potrebbe essere la fpu. Che ne dite?

[checo]

Originariamente inviato da mack.gar

Ciao, imho è molto difficile rispondere visto che non sono così bravo e non si sa il grado di autenticità della foto, cmq sembra che abbiano adottato un approccio alla nahalem per la cache l3, anche se dovrebbe restare una victim cache. Vorrei intanto buttarmi in ardite e rocambolesche interpretazioni dei blocchi funzionali a costo delle peggiori figuracce
Se prendiamo la foto del core in basso a sinstra si riconoscono 4 righe orrizzontali che delimitano 5 "fette", tralascindo la prima in alto, nella seconda si riconosce a destra la cache L1i e si desume che a sinistra ci sia la logica di fetch e i decoders, nella terza e quarta "fetta", simmetriche rispetto all'asse verticale, rispettivamente le pipe int (core 0 e core 1) e le cache dati L1 (a destra e a sinistra) con le rispettive unità di retirement. L'ultima fetta potrebbe essere la fpu. Che ne dite?

dico che sapendo che la foto è maipolata, e che la qualità è bassa è impossibile stabilire alcunchè

[Pihippo]

Originariamente inviato da capitan_crasy

Vorrei ripetere una mia domanda:



Oppure nell'immagine hanno fatto 4 copia/incolla di un solo modulo per ottenere un 8 core?

Ciao capo
Probabilmente l'accesso verrà partizionato, ovvero ogni core modulo può accedere a qualsiasi parte della L3 ma il core che accede alla "sua porzione" di L3 incontrerà minore latenza. Tuttavia la latenza media dovrebbe decrescere. Bjt2 ne saprà più di me su questo.

[paolo.oliva2]

Io penso che sia difficile che cambino la L3 come logica... cioè nel senso circolare per prediligere il core più vicino.

L'IPC monocore ha una importanza relativa, visto il notevole salto di clock rispetto al Thuban (aspettarsi almeno +1GHz rispetto al Thuban in Turbo non mi sembra per nulla fantasioso).

Visto che ormai il software si sposta sempre più rapidamente verso il multicore e visto che comunque AMD progetta i proci come obiettivo server e poi al limite li "adatta" al desktop, dubito spenderà energie in una logica di funzionamento L3 specificatamente per il monocore.

Pensare ad un BD X8 con L3 indirizzata al monocore... mi sembra di vedere una Ferrari con ammortizzatori per il rally o pensata solo ed esclusivamente per Montecarlo.

[mtk]

Originariamente inviato da paolo.oliva2

Pensare ad un BD X8 con L3 indirizzata al monocore... mi sembra di vedere una Ferrari con ammortizzatori per il rally o pensata solo ed esclusivamente per Montecarlo.

in pratica vedresti una lancia stratos

per me sto bulldozer sara' come un gattino appeso ai maroni di intel,dara' parecchio fastidio

[bjt2]

POartizionare la L3 serve per diminuire la latenza dei blocchi e poter salire di clock NB. AMD non ha bisogno di questo perchè il clock RAM non è limitato dal clock NB come INTEL... Partizionando la L3, come abbiamo visto con INTEL, crea problemi con alte frequenze di clock. Poichè Buldozer è un design ad alto clock io credo che se anche fosse veramente così il die, la divisione arà solo logica...

[capitan_crasy]

Permettetemi un piccolo OT:
Appena mi è arrivata questa immagine dai miei amici (non che un poco bastardi pro Intel ) mi sono rotolato per terra dal ridere per un quarto d'ora!

[paolo.oliva2]

Originariamente inviato da mtk

in pratica vedresti una lancia stratos

per me sto bulldozer sara' come un gattino appeso ai maroni di intel,dara' parecchio fastidio

Quoto... e quando tirerà fuori le unghia, quello sarà il prezzo .
Sarei curioso, se ciò accadesse, cosa ci si inventerà... perché ormai la frase "AMD vende in negativo", "ha bisogno di fare bilancio" & C. ormai sono fuori moda.

Teniamo presente che ormai AMD spese per sviluppo silicio non ne ha più, spese per architettura... beh inferiori e non di poco rispetto alla concorrenza, visto che il prossimo passo sarà Vision con le APU, ma deve "solo" condividere procio e VGA, mentre altri sono ancora ben distanti dalle VGA ATI odierne (e a breve le 6XXX devono uscire).

Senza nessuna retorica... comunque la situazione era già critica pensando al Phenom II 45nm liscio AMD contro i7 architettura nuova e 45nm HKMG...
Dopo 1 anno di indiscussa supremazia Intel, ora ci ritroviamo che indubbiamente Intel è sempre avanti, ma la differenza si è assottigliata nonostante Intel abbia messo in campo sia il 32nm HKMG che l'i7 X6.
Questo riavvicinamento... è da capire. Ha fatto un miracolo AMD senza nessuna architettura nuova, solamente con il low-k, o Intel ha realizzato un pacchetto 32nm-i7 ben al di sotto delle aspettative? Probabilmente con SB riporterà le differenze come ai tempi Phenom II X4 - i7 X4, però a me rimane sempre la sensazione che si poteva fare di più, molto di più. Basta leggere i post di 1 anno fa che attribuivano al'i7 X6 50% di IPC superiore e 500MHz di clock in più.

[Pihippo]

Originariamente inviato da bjt2

POartizionare la L3 serve per diminuire la latenza dei blocchi e poter salire di clock NB. AMD non ha bisogno di questo perchè il clock RAM non è limitato dal clock NB come INTEL... Partizionando la L3, come abbiamo visto con INTEL, crea problemi con alte frequenze di clock. Poichè Buldozer è un design ad alto clock io credo che se anche fosse veramente così il die, la divisione arà solo logica...

Ciao
Questo è indubbiamente vero, però se vedi il die vedi come la L3 sia partizionata in tile adiacenti a diversi core.
Azz, letto ora che il die è photoshoppato...
Quindi probabilente non si può fare nessuna deduzione

[affiu]

quindi secondo voi ,siamo sicuri che bulldozer x4 a 4 ghz (stock) a 95w esce?

oppure sarei esagerato?o anche un x8 a 4gz 95w stock(cosiderando il 32nm+ low -k assieme) all'improvviso ed a tradimento?

[capitan_crasy]

GF ha comunicato che il passaggio ai 22nm (SHP), tecnologia produttiva progettata per il massimo delle prestazioni come le CPU AMD, comincerà nel 2012 come fase di sviluppo, mentre i primi prodotti in volumi sono attesi per il 2013.
Le CPU AMD attese per questo passaggio saranno quelli con architettura Bulldozer e le APU Llano, dove con tutta probabilità verranno aggiornate le architetture dei core X86 e delle GPU integrate.
Ontario invece dovrebbe passare dai 40nm ai 28nm bulk, mentre i 20nm saranno destinati alle prossime GPU AMD di nuova generazione...

Clicca qui...

[dark.halo]

@ Capitano

Sinceramente l'immagine non l'ho capita . Fanno ironia speculando negativamente sulle dimensioni e sul fatto che AMD abbia ritoccato la foto