[Thread Ufficiale V4.0] AMD K10 Phenom2/Athlon2: L'era dei 45nm AMD!

[GT82]

Originariamente inviato da capitan_crasy

Credo che l'idea sia quella, in reltà conterà molto l'efficienza dell'architettura...

Eh sì l'efficienza...
Con pipeline più lunghe occorre un'ottima unità branch prediction, perchè in caso di errori di previsione si sprecano più cicli di clock per svuotarle e riempirle vero?

[paolo.oliva2]

Originariamente inviato da maporca

quindi non ci sta nemmeno nella L3

@Paolo Ecco allora che la frequenza dell 'Nb prende piu' importanza ?

Io non è che mi intendo molto, ma vedo quei dati come sequenziali.... e per quanto possano lavorare i core, di sicuro da ram a L3 non ci sono prb anche con clk a 1,8GHz... dalla L3 alla L2 non so se l'NB possa influenzare... anche perché se sempre si tratta di dati sequenziali, praticamente la L2 non dovrebbe subire cancellazioni e rilettura... e se il prefetch (che in dati sequenziali dovrebbe essere massimo), praticamente farebbe trovare il dato "esatto" nella L2 ancor prima che la L1 lo chieda.

[GT82]

Originariamente inviato da paolo.oliva2

Seti mi da 2° di più che Orthos.
Comunque oltre alle WU "normali" di seti, ci sono WU "astropulse" che a caso arrivano, che sono 12MB... lol, 72h di elaborazione.

Devi provare uno dei 3 tipi (di cui adesso non ricordo il nome) di WU nel progetto Climate Prediction
roba da settimane per una WU

se poi ti crasha, magari vero la fine, ci vuole decisamente molto self-control...

[maporca]

Originariamente inviato da GT82

Da questo punto di vista la L3 a 6 Mb del PhII dovrebbe consentirgli un buon boost su Rosetta

Sicuramente .. ma e' per questo che allora la frequenza dell' NB e' piu' importante.

[paolo.oliva2]

Originariamente inviato da GT82

Eh sì l'efficienza...
Con pipeline più lunghe occorre un'ottima unità branch prediction, perchè in caso di errori di previsione si sprecano più cicli di clock per svuotarle e riempirle vero?

Era il problema principale del PIV

[ozlacs]

be allora? ancora nessuno qui è riuscito a mettere le sue luride manine su un Deneb?

[Crystal1988]

Originariamente inviato da paolo.oliva2

Come postato da Crystal... ho dato un'occhiata a dei bench in rete sul 940 vs Core2 e i7.
Ma secondo me sono fuori dai coppi....

http://www.overclockersclub.com/revi...nomii940/4.htm

Default
# Processor(s): AMD Phenom II X4 940, AMD Phenom X4 9850
# Motherboard: Gigabyte GA-MA790GP-DS4H
# Memory: Mushkin Redline XP2 8000 2 x 2 GB 5-5-5-12

Secondo voi come si fa a testare un 940 in OC con questi parametri?

* Processor: AMD Phenom II X4 940 @ 3.755GHz (200x18.5) 1.55v
* Sytem Memory: Mushkin Redline PC2-1000 @ 818MHz (5-5-5-15)
Quindi nessun OC di NB e calando il clock delle ram? LOL
contro

Testing Setup Core2 CPU's:

* Processor: Intel QX9770, Intel E8400, Intel Q9450
* Motherboard: Gigabyte X48-DQ6
* Memory: Mushkin Redline XP2 8000 2 x 2 GB 5-5-5-12

Testing Setup I7 CPU's:

* Processor: Intel Core I7 965 133x24, Core I7 940 133x22, Core I7 920 133x20
* Motherboard: Intel DX58SO Smackover X58
* Memory: Qimonda 3x1GB DDR3 1066MHz 7-7-7-20 1.5v

Tutte mobo dallo stesso costo...
Posso capire per l'i7, ma per i core 2 dovevano prendere una mobo il cui costo si avvicinasse a quella AMD.. una DQ6 non mi sembra sia tanto di facia bassa.

In effetti niente NB OC (e non si sa a quanto fosse... ma scommetto a questo punto 1.8 ) e rama a 818 invece che 1066.... e vabbè...

[capitan_crasy]

Originariamente inviato da bjt2

Sao Paolo e Magny Cours: HT 3.1 è solo un aumento di clock, la L2 a 1MB è una modifica poco complicata (vedi i k10 dual core che si vociferano abbiano 1MB), i 4 link HT complicano solo di poco il crossbar switch, il Quad channel potrebbe esserci solo sul Magny Cours che sono due Sao Paolo affiancati, la tecnologia HTC esiste già sui K8 portatili modificati, dove ci sono addirittura i V core separati per ogni core e 8 livelli di frequenza variabili dinamicamnete con il Vcore...

I quad channel non è il frutto di due core Sao Paolo ma una precisa scelta AMD.
Con questa soluzione si aumenta la possibilità di installare molti più banchi Ram, passando dagli 8 banchi RAM per le attuali Cpu K10 Opteron ( 4 per canale ) a 16 banchi RAM per le CPU core Sao Paolo e Magny Cours.
Da prima AMD aveva pensato alla tecnologia G3MX per portare il limite dei banchi ram fino a 16 per due controller RAM, ma con la cancellazione del socket G3 in favore del socket G34 AMD rinuncia di fatto al "G3MX" considerata troppo costosa.

La tecnica di progettazione a blocchi di AMD fa miracoli... Hanno tutti tools automatici: devi solo decidere quanti core, quanti controller, quanti link HT, quanta cache e il tool ridisegna tutto al volo. Ovviamente quello che fa l'uomo è lo sviluppo e l'ottimizzazione del software (che poi farà il routing dei segnali) dati i limiti del processo e anche il disegno dei vari blocchi. Per esempio i core K10 e K10.5 avranno dei files diversi (il K10.5 ha il branch prediction diversi), anche i controller del K10 e K10.5 sono diversi, ecc...

Perdonami ma non concordo o meglio non sono così ottimista che la progettazione a blocchi di AMD siano così avanzata e facile da usare...

[G-UNIT91]

Questa è la media della somma di tutte le recensioni.

[Crystal1988]

Originariamente inviato da G-UNIT91

Questa è la media della somma di tutte le recensioni.

4% rispetto al q9550...che non ha molti sbloccato... e non ha futuro d'espansione... Direi che come prezzo è posizionato bene bene.. quando si abbasseranno i prezzi Intel.. AMD abbasserà i prezzi a sua volta..immettendo gli AM3 dai minori consumi.. SE farà così (e lo deve fare per sé stessa)... allora avrà ottimi introiti.. Inoltre un 9% da i7 920 con un prezzo di piattaforma decisamente inferiore... ottimo ottimo.

[caurusapulus]

Quoto quanto detto da Crystal1988.
C'è da vedere come già detto le contromosse intel + il comportamento "di massa" in overclock di queste cpu.
Finalmente!! Ci voleva un pò di sana concorrenza...

[Crystal1988]

Originariamente inviato da caurusapulus

Quoto quanto detto da Crystal1988.
C'è da vedere come già detto le contromosse intel + il comportamento "di massa" in overclock di queste cpu.
Finalmente!! Ci voleva un pò di sana concorrenza...

Io però sono curioso di vedere la nuova revision che piazzano sui nuovi AM3...

[MonsterMash]

Preso da XS: http://www.xtremesystems.org/forums/...9&postcount=91

Pare che sia riuscito a salire ancora di NB, fino a circa 3ghz. Ed il tutto con una mobo con SB600.
L'unica cosa che mi lascia un po' l'amaro in bocca è che pare non sia riuscito a prendere i 4ghz...

[gi0v3]

ordinato phenom II 940 in Ciarmania stop
costo 250 euro stop
in arrivo per la fine della prossima settimana stop

[MonsterMash]

Se tutto va bene domani lo compro pure io. Anche se non sarò a casa prima di due settimane, e quindi non potrò provarlo prima di allora...
P.S. Poi mi sono letto tutto il thread su XS, e mi sono ricreduto: i 4ghz li ha presi eccome! E' arrivato fino a 4800mhz, con 1.625V. Non si capisce però se era stabile o meno.

[SteveMeister89]

ragazzi scusate se è già stato postato...ma con l'arrivo dei phenom II AM3..com'è possibile che amd abbassi di 30W i tdp dei suoi processori? che novità ci saranno per permettere una riduzione dei consumi?

[Pihippo]

Originariamente inviato da paolo.oliva2

Era il problema principale del PIV

Insieme alla tecnologia "Replay" si...
Ragazzi non mi torna una cosa, e ciò frena il mio acquisto. Perchè il 940 ha il N.B a 1.8ghz e l'ht link a 1.8 Ghz? Problemi di Tdp?
Secondo me gia un clock di 2.0ghz nel nb avrebbe contribuito ad un 1% nell'ipc medio ovviamente in mia opinione ciò. Non è che gli Am3 avranno clock di N.B molto più alti?

[Sallino]

Raga dite che per marzo il prezzo sarà sceso? perchè avrei intenzione di comprare un phenom 940 ma non ora...
Comunque per chi non l'avesse vista, ecco la panoramica delle uscite dei processori:

http://it.wikipedia.org/wiki/Phenom_II

[Crystal1988]

Originariamente inviato da SteveMeister89

ragazzi scusate se è già stato postato...ma con l'arrivo dei phenom II AM3..com'è possibile che amd abbassi di 30W i tdp dei suoi processori? che novità ci saranno per permettere una riduzione dei consumi?

Se è un effettivo abbassamento del TDP... e fosse veramente di 30 watt.. allora significa che avrebbero per forza implementato nuove tecnologie quali ultra low k e HKMF...
E' più proabile invece che facciano quello che hanno stanno per fare in Intel.. in pratica il tdp di 95 watt per molti quad Intel è sovradimensionato rispetto all'effettivo consumo... come probabilmente i 125 watt degli PH2 lo sono rispetto all'effettivo.
Va aggiunto che la lindea di produzione AMD ha un affinamento intrinseco che le permette cmq di migliorare ad ogni infornata quello che produce..

[bjt2]

Originariamente inviato da paolo.oliva2

Io non è che mi intendo molto, ma vedo quei dati come sequenziali.... e per quanto possano lavorare i core, di sicuro da ram a L3 non ci sono prb anche con clk a 1,8GHz... dalla L3 alla L2 non so se l'NB possa influenzare... anche perché se sempre si tratta di dati sequenziali, praticamente la L2 non dovrebbe subire cancellazioni e rilettura... e se il prefetch (che in dati sequenziali dovrebbe essere massimo), praticamente farebbe trovare il dato "esatto" nella L2 ancor prima che la L1 lo chieda.

Nel K10 il prefetch era direttamente in L1, ma se i dati erano sbagliati, la inquinavi. Nel K10.5 il prefetch è nella L3. Quindi conterà la velocità dell'NB, perchè quando saranno richiesti, da li andranno letti. Però hai il vantaggio che non inquini la L1. Questo prefetch vale solo per il codice non ottimizzato, ossia dove non è l'utente o il compilatore a piazzare i prefetch per aiutare la CPU. Discorso diverso per i loop ottimizzati (a mano o dal compilatore): li il loop viene "unrolled", ossia n iterazioni vengono ridotte a n/2, n/4 ecc, a seconda di quanti dati bisogna leggere e si usano le istruzioni di prefetch esplicito. Esistono istruzioni per dire di caricare nella L1, L2 e L3 (anche nelle CPU che non hanno la L3: in questo caso è equivalente alla L2) e poi ci sono le PREFETCHNTA, per dire che sono dati "non temporali", ossia di streaming: servono ora e non serviranno più. Quindi se ne farà il prefetch ma non si scrivono in cache e si tengono in un buffer, oppure se la CPU non supporta questa feature, l'istruzione è equivalente alla Prefetch normale. Quindi per loop piccoli o dati che devono essere riusati a breve, si usa il prefetch normale. Per dati usa e getta (servono ora e dopo non più) si usa il PrefetchNTA per dire esplicitamente di non inquinare nessuna cache...