[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[astroimager]

Eddai AMD, e smolla 'ste CPU/APU!!!

Frequenze e prestazioni sono ancora sotto NDA, vero?

[devil_mcry]

Originariamente inviato da Vash_85

1° l'hai scritto di m***
2° non si capisce una beneamata mazza...
3° io non grido al miracolo prima di aver visto qualcosa e manco dopo

diciamo che non vuoi capire...

Originariamente inviato da bjt2

Il problema è che quella FP su BD serve 2 cores, mentre su SB ne serve 4 (anche se grazie all'HT sono sempre 8 thread)... In pratica stiamo dicendo che il BD X8 dovrebbe essere superiore, in codice non AVX, al SB X4... Credo che possiamo almeno sperare che sia così... Altrimenti vuol dire che il BD fa proprio schifo...

scusa ma forse non ho capito bene, sei sicuro che sb (ad esempio) avrebbe una sola fpu per 4 core? io ho capito quello

[D1o]

domanda da ignorante:

come mai nelle foto delle schermate di amd si vede che a parità di molti e voltaggio la frequenza è differente? di poco, d'accordo, ma un po' è differente. si vede nelle varie schermate ci sono diversi core col molti a 5.0 o 5.50 e le frequenze non sono mai uguali.

[bjt2]

Originariamente inviato da The3DProgrammer

capita spessissimo, soprattutto nelle applicazioni di grafica...basta guardare per esempio come è calcolato un prodotto scalare di due vettori normalizzati in 3D:


¦s¦ = x1*x2+y1*y2+z1*z2



immagina in un sw di rendering raytracing o in un engine di fisica quante volte un prodotto scalare del genere viene calcolato...milioni di volte al secondo

Inoltre la MUL dura relativamente poco (più della ADD... Per ogni MUL si perdono penso 2,5-3 slot di FADD), ma la DIV (anche se con alcuni trucchi le divisioni si possono evitare, ma spesso no) dura parecchio e mi pare sia eseguita sempre nello slot della MUL... Se, ipotizzo, dura 20 cicli, si perdono 10 slot FADD... Con BD no...

[The3DProgrammer]

Originariamente inviato da devil_mcry

scusa ma forse non ho capito bene, sei sicuro che sb (ad esempio) avrebbe una sola fpu per 4 core? io ho capito quello

secondo me voleva dire che una FPU serve 1 core (anche se poi con l'SMT) si hanno sempre 2 thread per core)

[GT82]

Originariamente inviato da devil_mcry

scusa ma forse non ho capito bene, sei sicuro che sb (ad esempio) avrebbe una sola fpu per 4 core? io ho capito quello

EDIT

[bjt2]

Originariamente inviato da devil_mcry

diciamo che non vuoi capire...



scusa ma forse non ho capito bene, sei sicuro che sb (ad esempio) avrebbe una sola fpu per 4 core? io ho capito quello

No, ho detto che SB ha una FP per ogni core, mentre BD una per ogni modulo (2 cores)...

[Pihippo]

Originariamente inviato da The3DProgrammer

Se poi consideriamo istruzioni MMX, shuffle o le altre istruzioni che sono passate da vectorpath a directpath allora la situazione migliora ulteriormente.

Cut

Ciao
Per quanto rigurada gli shuffle, volevo far notare che la fpu è implementeata come un coprocessore quindi gli operandi gli arrivano dai cores integer, costa latenza, dunque mi pare che gli shuffle sono abbastanza lenti (cosi come tutte le istruzioni non r->r)

[devil_mcry]

Originariamente inviato da paolo.oliva2

Quelli che dici ha un senso, però permettimi di farti notare alcune cose:
Previsione incremento di SB su i7 25-30% forse anche più.
Previsione clock SB 4GHz per un X8, X6 sicuramente.
A queste previsioni ho sentito forse commenti tipo "sognatore", fanboista, o altro?
Ora... se QUI dici 4GHz per un BD ti danno dello scemo.
Se l'IPC lo giudichi del 20% superiore ad un Thuban, ti dicono che stai creando false aspettative.
Non mi sto riferendo a te, sia chiaro, ma se guardi dall'alto il TH purtroppo è così. A me non sembra un clima di certo idoneo.

Se posti un dato negativo per BD e AMD in generale, ne seguono 3 pagine di commenti di disperazione alla follia e delusione totale.
Qualsiasi dato positivo, invece, è sempre e comunque accompagnato da "potrebbe essere falso, aspettiamo conferme, questo non vuole dire nulla".

Tra parentesi, se guardi le slide postate addietro sui tempi di uscita di BD, si vede chiaramente inizio Q3, coincidendo con la notizia di JF che BD avrebbe QUALCHE settimana di ritardo nella commercializzazione. Tra questo e riportare dicembre, a me sembra che sia abbastanza soggettiva l'interpretazione (tanto per cambiare). Scommetti che se fosse una notizia Intel, da qualche settimana si sarebbe passati a "qualche giorno", ma siccome è AMD, allora diventa "qualche mese"

si ma sono previsioni, previsioni, previsioni

ci può stare che sia cosi, mai detto il contrario, ma dall'altra parte nemmeno è confermato, però appunto qui alcuni nemmeno si pongono il dubbio, che mi pare lecito no?

io più che altro fossi in voi spererei che NON andasse a 4ghz a default ma per un motivo spicciolo, amd stessa l'ha messo in diretto confronto con il 2600k, però il 2600k non va a 4ghz nemmeno in turbo
non sto dicendo, come ricamato più volte da qualcuno, che se non va intel non ci può andare amd, ma frequenze cosi alte implicano ipc bassi SE (notare SE) va davvero come il 2600k a default hai capito il ragionamento? io spererei il contrario piuttosto...

poi per dicembre io non penso che nessuno abbia mai detto quello, per dicembre ci sono modelli che arrivano dopo (dalla slide a circa metà Q4 2011, che però non finisce a dicembre) rispetto ai primi i 6 mesi erano riferiti a quelli non alle prime in commercio

però il commercio delle prime soluzioni amd per agosto, stando a quei 60-90 giorni (che sono 2-3mesi) l'ha detto amd non io...

[devil_mcry]

Originariamente inviato da bjt2

No, ho detto che SB ha una FP per ogni core, mentre BD una per ogni modulo (2 cores)...

ah ok no infatti mi sembrava strano, non capivo

ora ho capito, cmq per forza di cose l'fpu deve più potente di qualcosa rispetto a quella intel, senno le prestazioni sono per forza inferiori

[The3DProgrammer]

Originariamente inviato da Pihippo

Ciao
Per quanto rigurada gli shuffle, volevo far notare che la fpu è implementeata come un coprocessore quindi gli operandi gli arrivano dai cores integer, costa latenza, dunque mi pare che gli shuffle sono abbastanza lenti (cosi come tutte le istruzioni non r->r)

non so, come dicevo prima (e come tu hai quotato) il riferimento da cui vengono queste info è il sw developer manual, li dicono che la latenza delle istruzioni shuffle è stata enormemente ridotta, pero' potresti aver ragione, magari hanno ridotto il tempo di esecuzione delle istruzioni per compensare la latenza nel passaggio degli operandi...pero' non l'ho letta da nessuna parte sta cosa..che razza di sw developer manual è un manuale che da le info a meta'?

[bjt2]

Originariamente inviato da The3DProgrammer

secondo me voleva dire che una FPU serve 1 core (anche se poi con l'SMT) si hanno sempre 2 thread per core)

Esatto. A parità di tread BD dovrebbe andare un po' di più di SB perchè ha INT e FP separate (anche come code) e ha più porte per le unità esecutive: in SB 2 thread si contendono le due unità FP e le due unità SSE intere, son sempre 4, ma su 3 porte, condivise per di più con le unità intere (poi ha altre 3 porte per le restanti istruzioni, sempre condivise tra i due thread). Invece il BD per due thread ha 4 porte per le istruzioni intere/memoria dedicate per ogni thread e 4 porte condivise tra i due thread... In INTEL le unità magari si girano i pollici perchè non ci sono le porte per spedire i dati... Inoltre il retirement: in SB si possono ritirare 4 istruzioni/ciclo per due thread (e visto che sono solo 6 porte condivise, sarebbe inutile ritirarne di più ). In BD si possono ritirare 4 istruzioni/ciclo per ogni thread...

[bjt2]

Originariamente inviato da Pihippo

Ciao
Per quanto rigurada gli shuffle, volevo far notare che la fpu è implementeata come un coprocessore quindi gli operandi gli arrivano dai cores integer, costa latenza, dunque mi pare che gli shuffle sono abbastanza lenti (cosi come tutte le istruzioni non r->r)

Se ti riferisci alle istruzioni shuffle MMX/SSE, gli operandi sono già nella FPU. Ci sono due banchi separati di registri per i due thread e due porte separate verso le unità load/store dei due cores int, ma una volta letti i dati dalla memoria, non c'è nessuna latenza aggiuntiva...

[paolo.oliva2]

Originariamente inviato da calabar

Rileggi quanto ho scritto qui, se te lo sei perso.

Guarda che l'ho visto . Ma ho visto anche la slide di comparazione tra BD e SB, che è più generale.

Guardando il divario tra Thuban e SB, e cosa può fare BD rispetto al Thuban, premettendo che comunque per me l'IPC è una cosa astratta verificabile unicamente sul campo, BD mi sembra certamente più o meno sul livello di SB di quanto non lo sia con il Thuban.

Per questo non sarei assolutamente sorpreso se l'IPC di BD sarebbe molto più vicino a SB che al Thuban, di qui mi sembra naturale arrivare alla conclusione che BD non possa avere solo un +20% di IPC sul Thuban e -20% di IPC su SB.

[Pihippo]

Originariamente inviato da The3DProgrammer

non so, come dicevo prima (e come tu hai quotato) il riferimento da cui vengono queste info è il sw developer manual, li dicono che la latenza delle istruzioni shuffle è stata enormemente ridotta, pero' potresti aver ragione, magari hanno ridotto il tempo di esecuzione delle istruzioni per compensare la latenza nel passaggio degli operandi...pero' non l'ho letta da nessuna parte sta cosa..che razza di sw developer manual è un manuale che da le info a meta'?

Ciao
Sinceramente leggendo il manuale ho visto che generalmente le istruzioni Fp reg->mem ; mem->mem hanno una latenza più elevata di circa il 100% rispetto al k10. Questo è dovuto al fowarding dal cluster int alla fp degli operandi.
Per quanto riguarda la schifezza del manuale. Beh addirittura di svarioni ce ne sono, ad esempio calcolo di indirizzi che con occupa alcun slot aglu (ma alu?)

[liberato87]

io non volevo scatenare flame o lanciare frecciatine.
ripeto, io non sto parlando di bench.
e lungi da me parlare di aspetti tecnici perchè non ho la minima competenza, però ricordo bene chi scrive una cosa e chi un altra.

quando ho detto "va di più" lo dicevo rispetto alla previsioni nefaste di chi ha sempre detto che sarebbe andata meno di phenom II!
bjt2 per esempio ha sempre sostenuto il contrario, anche quando tutti gli remavano contro.

NON HO DETTO nei bench andrà di più.. non so neanche che faccia precisamente posso sapere in quale bench o applicazione servirà?
io sono molto umile.. a differenza di altri che, sinceramente, hanno sbagliato a fare previsioni negative atteggiandosi a grandi programmatori..
alla fine sbagliano tutti, non fa niente mi sembra..
quindi cerchiamo di essere più distesi o no?

io mi scuso se c'è da scusarsi ma sicneramente non volevo offendere nessuno!

il concetto è questo
-> parecchi (uno in particolare) hanno sempre sostenuto che la fpu sarebbe stata scarsa, addrittura più scarsa del phenom II!

e da ciò deduceva "cacchio, va di meno del phenom II = fail".
ciò potrebbe essere anche fuorviante per chi (come me) non ne capisce niente e valuta solo "cacchio va di meno della precedente generazione? allora fa cag.."

ora che sembra si sia appurato che non è cosi (sembra che vada oltre il doppio del phenom II) , critico chi di colpo dice
- ma quando mai la fpu è servita a qualcosa
- non conta nulla
- la fpu è un valore molto relativo
- viene sfruttata solo in pochissimi ambiti.
-comunque bd sarà più scarso in qualche altra cosa

ciò che contesto è questo
-> cacchio, fino a ieri, sta fpu era il "tallone di achille" di BD, ora che sembra non faccia cosi schifo, ma tutt'altro, di colpo non serve più a niente?!

Originariamente inviato da |ron

Quoto, sulla carta va di più, ma nei bench, nel mondo reale?

Liberato87, puoi spiegare please, per quale motivo sei convinto con certezza che, da quelle slide, BD andrà veramente più forte nel mondo reale e non solo sulla carta?
Io non sono in grado di capirlo!

cacchio e quando "sulla carta" andava di meno tutti a dire che bd era immoindizia, senza nemmeno pensare "però chi sa nella realtà come andrà"
ora che "sulla carta" sembra meglio --> GIUSTAMENTE si dice, vabbè è un dato relativo (concordo) , chissà se nella realtà sarà cosi.
ma prima perchè nessuno diceva "andiamoci cauti, secondo me, sulla carta sarà peggio, però chissà in realtà...".

guarda forse mi sarò espresso male, oppure qualcuno ha capito male, però sono certo di non aver mai detto "andrà più forte nel mondo reale"

[cicita]

Fatemi capire, praticamente sto aspettando l uscita di processori di cui la linea di punta non eguaglierebbe un i 2500k? Se dovesse essere cosi son dei veri catorci e stavolta saluto la AMD sul serio. Come al solito magnano polvere speriamo solo che non facciano affondare il ramo schede video.

[Pihippo]

Originariamente inviato da bjt2

Se ti riferisci alle istruzioni shuffle MMX/SSE, gli operandi sono già nella FPU. Ci sono due banchi separati di registri per i due thread e due porte separate verso le unità load/store dei due cores int, ma una volta letti i dati dalla memoria, non c'è nessuna latenza aggiuntiva...

Ciao
Guarda a leggere le latenze li non so proprio cosa pensare, Sono molto alte.
Ad es
MULPS_mem 10 cicli.

[paolo.oliva2]

Originariamente inviato da devil_mcry

si ma sono previsioni, previsioni, previsioni

ci può stare che sia cosi, mai detto il contrario, ma dall'altra parte nemmeno è confermato, però appunto qui alcuni nemmeno si pongono il dubbio, che mi pare lecito no?

io più che altro fossi in voi spererei che NON andasse a 4ghz a default ma per un motivo spicciolo, amd stessa l'ha messo in diretto confronto con il 2600k, però il 2600k non va a 4ghz nemmeno in turbo
non sto dicendo, come ricamato più volte da qualcuno, che se non va intel non ci può andare amd, ma frequenze cosi alte implicano ipc bassi SE (notare SE) va davvero come il 2600k a default hai capito il ragionamento? io spererei il contrario piuttosto...

poi per dicembre io non penso che nessuno abbia mai detto quello, per dicembre ci sono modelli che arrivano dopo (dalla slide a circa metà Q4 2011, che però non finisce a dicembre) rispetto ai primi i 6 mesi erano riferiti a quelli non alle prime in commercio

però il commercio delle prime soluzioni amd per agosto, stando a quei 60-90 giorni (che sono 2-3mesi) l'ha detto amd non io...

Che io sappia, l'ha messo a diretto confronto sul discorso costo del procio e sistema, visto che in quella slide e grafico l'asse era il $

Per il discorso dell'IPC, il primo a postare questo fu 3dprogrammer, e l'ho quotato ampiamente.
Infatti molto meglio un IPC alto e frequenze medie che il contrario.

JF ha detto "few week", e da qualche parte ho letto luglio. Però, spero che concorderai con me, esiste una chiave per capire che alcune testate stanno facendo confusione.

Se l'8170 è dato a settembre circa, l'8130 uscirebbe prima, mi sembra esplicito che AMD voglia immettere sul mercato BD prima del successivo step.
Avrebbe un senso solamente 1-2 mesi prima? Direi che almeno si debba parlare di 90 giorni prima, e comunque che BD nuovo step sia precedente a BD2 di almeno 6 mesi.

Quindi se BD nuovo step ci sarà a settembre, oppure ottobre, strano già se novembre, 3 mesi prima non combacerebbero certamente con settembre.

Se invece il tutto è da considerare unicamente per il via alla produzione volumi, come anche questo ha riportato ufficialmente AMD, ciò non toglierebbe che 30 giorni dopo il via BD ci sarebbe sul mercato. Secondo me, non ha senso che AMD abbia tenuto nascosto BD, Llano, 32nm fino alla morte e poi divulgare tutto ben 3 mesi prima della commercializzazione (se trattasi di BD per settembre). Su questo rifletterei un pochino...

[george_p]

Originariamente inviato da cicita

Fatemi capire, praticamente sto aspettando l uscita di processori di cui la linea di punta non eguaglierebbe un i 2500k? Se dovesse essere cosi son dei veri catorci e stavolta saluto la AMD sul serio. Come al solito magnano polvere speriamo solo che non facciano affondare il ramo schede video.

Dove sta scritto tutto questo?
Si parla di persone che senza avere niente di concreto decretano il fallimento di BD a danno di altre, come te, che leggono quei commenti.

Quindi aspettiamo la presentazione ufficiale, cominciata questa stessa mattina e soprattutto i vari benchmark e prove prestazionali che ccompiranno le testate a partire da hwupgrade.

Con buona pace per tutti