[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[astroimager]

Originariamente inviato da capitan_crasy

Non solo...
Llano è previsto per il mercato desktop (piattaforma Lynx) e per il mercato mobile (Piattaforma Sabrine); la piattaforma antiAtom AMD si chiamerà "Brazus" composta da APU Bobcat...

Mamma mia quanto mi gasa 'sto Llano...

Capitan, nella diapositiva in prima pagina c'è scritto 'Sabine', non 'Sabrine'... dov'è l'errore?

Comunque, guardando quelle dia che risalgono a novembre, Bulldozer sembra possa andare su AM3, Thuban su AM2+/AM3 e Llano chiaramente su un nuovo socket/chipset.

[capitan_crasy]

Originariamente inviato da astroimager

Mamma mia quanto mi gasa 'sto Llano...

Capitan, nella diapositiva in prima pagina c'è scritto 'Sabine', non 'Sabrine'... dov'è l'errore?

Comunque, guardando quelle dia che risalgono a novembre, Bulldozer sembra possa andare su AM3, Thuban su AM2+/AM3 e Llano chiaramente su un nuovo socket/chipset.

In effetti è Sabine e non Sabrine...

[greeneye]

Intervista a Samuel Naffziger (Amd) su Llano

http://www.insidehw.com/Editorials/I...sing-Unit.html

[capitan_crasy]

Originariamente inviato da greeneye

Intervista a Samuel Naffziger (Amd) su Llano

http://www.insidehw.com/Editorials/I...sing-Unit.html

Grazie per la segnalazione...
Due cose interessanti...
Llano sarà basato sull'architettura K10 ma non sarà un die shrink, mentre AMD non ha intenzione di proporre GPU senza CPU con tecnologia SOI...

[bjt2]

Ieri stavo leggendo l'articolo di PC professionale del mese di Febbraio, sulle CPU con grafica integrata (quelle INTEL) e nominava anche il futuro Llano... Secondo PC professionale, i 480 shaders saranno capaci di dare 1 Teraflop di potenza. Quindi o sono shaders a 64 bit che possono fare 2 operazioni a 32 bit (e quindi 500GFlop per le doppia precisione) e vanno a circa 1 GHz, oppure sono shaders molto simili a quelli della serie 5000 e vanno a 2 GHz. Questa seconda opzione non è impossibile: il processo a 32nm SOI con HKMG dovrebbe avere un consumo molto inferiore al 40nm BULK, sopratuto minore leakage...

[astroimager]

Certo mi domando... il th ufficiale di Llano dove sarà collocato, nella sez. CPU o GPU?

[Pihippo]

Originariamente inviato da bjt2

Ieri stavo leggendo l'articolo di PC professionale del mese di Febbraio, sulle CPU con grafica integrata (quelle INTEL) e nominava anche il futuro Llano... Secondo PC professionale, i 480 shaders saranno capaci di dare 1 Teraflop di potenza. Quindi o sono shaders a 64 bit che possono fare 2 operazioni a 32 bit (e quindi 500GFlop per le doppia precisione) e vanno a circa 1 GHz, oppure sono shaders molto simili a quelli della serie 5000 e vanno a 2 GHz. Questa seconda opzione non è impossibile: il processo a 32nm SOI con HKMG dovrebbe avere un consumo molto inferiore al 40nm BULK, sopratuto minore leakage...

Ciao
Interessantissimo! Quindi si potrebbe ipotizzare che se non vi siano limitazioni di bandwidth della gpu integrata, Llano avrà una potezna grafica simile a quella di una HD4830 che tutt'ora fa girare quasi tutti i giochini tranne i soliti mattonazzi in maniera più che buona!
Ma a sto punto mi domando io che fine faranno le integrate nella mobo?
Inoltre sono quasi convino che con le apu di generazione successiva si assisterà ad un progressivo diminuimento del budget in transistor per la FPU della cpu di un apu, visto che la gpu è molto più performante in calcoli Fp non seriali.

[bjt2]

Originariamente inviato da Pihippo

Ciao
Interessantissimo! Quindi si potrebbe ipotizzare che se non vi siano limitazioni di bandwidth della gpu integrata, Llano avrà una potezna grafica simile a quella di una HD4830 che tutt'ora fa girare quasi tutti i giochini tranne i soliti mattonazzi in maniera più che buona!
Ma a sto punto mi domando io che fine faranno le integrate nella mobo?
Inoltre sono quasi convino che con le apu di generazione successiva si assisterà ad un progressivo diminuimento del budget in transistor per la FPU della cpu di un apu, visto che la gpu è molto più performante in calcoli Fp non seriali.

Le limitazioni di bandwidth purtroppo ci saranno sempre ed in più la banda sarà condivisa con la CPU...
Ma per quello detto per i drivers 10.2 e 10.3 e il ritorno dell'Hybrid crossfire, se ne vedranno delle belle...

[bjt2]

Originariamente inviato da Ratatosk

Ovviamente scompariranno all'uscita di Llano, visto che Intel ha già provveduto e AMD lo farà appena non serviranno più, mentre nVidia è già scomparsa dai chipset.

Rimane un'incognita addizionale, ovvero che ne sarà delle VGA discrete di fascia bassissima, perché se Llano avrà 480SP continuare a proporre VGA con 64SP non sembra avere molto senso, e di qui ad un anno rimarrebbe spazio solo per VGA con performance da HD5830, almeno...

Ad AMD cambia poco, farà lo stesso sviluppo integrando il mainstream nelle CPU, risparmiandosi lo sviluppo del low end, mentre nVidia dovrebbe fare cassa solo sul mercato performance/high-end per finanziare R&D, ed è impossibile. D'altra parte molto dipende da quanto Intel riuscirà a migliorare le performance grafiche, perché se non ci riuscirà nVidia potrebbe sopravvivere in quello spazio ancora per qualche tempo.

Beh, ma la parte GPU è modulare... 480 SP sono, sempre a detta di PC professionale, 6 blocchi da 80... Prevedo che a seconda dei difetti di fabbricazione vedremo CPU con GPU da 80, 160, 240, 320, 400 e 480 SP...

[capitan_crasy]

Originariamente inviato da astroimager

Certo mi domando... il th ufficiale di Llano dove sarà collocato, nella sez. CPU o GPU?

Io direi CPU, dato che la funzione principale riguarda i core X86...

[Pihippo]

Originariamente inviato da bjt2

Le limitazioni di bandwidth purtroppo ci saranno sempre ed in più la banda sarà condivisa con la CPU...
Ma per quello detto per i drivers 10.2 e 10.3 e il ritorno dell'Hybrid crossfire, se ne vedranno delle belle...

Ciao
In effetti hai pienamente ragione, ora a contendersi l'accesso alla ram c'è il core x86-64 e la gpu. Inoltre mi immagino che dovranno introdurre un qualche tipo di arbiter o qualche cosa del genere in modo da evitare accessi contemporanei alla ram da parte di gpu e cpu. Cioè gli servono gli operandi ad ambo i due nello stesso indirizzo, chi va per primo?

[Pihippo]

Originariamente inviato da Ratatosk

Ovviamente scompariranno all'uscita di Llano, visto che Intel ha già provveduto e AMD lo farà appena non serviranno più, mentre nVidia è già scomparsa dai chipset.

Rimane un'incognita addizionale, ovvero che ne sarà delle VGA discrete di fascia bassissima, perché se Llano avrà 480SP continuare a proporre VGA con 64SP non sembra avere molto senso, e di qui ad un anno rimarrebbe spazio solo per VGA con performance da HD5830, almeno...

Ad AMD cambia poco, farà lo stesso sviluppo integrando il mainstream nelle CPU, risparmiandosi lo sviluppo del low end, mentre nVidia dovrebbe fare cassa solo sul mercato performance/high-end per finanziare R&D, ed è impossibile. D'altra parte molto dipende da quanto Intel riuscirà a migliorare le performance grafiche, perché se non ci riuscirà nVidia potrebbe sopravvivere in quello spazio ancora per qualche tempo.

Ciao
Azz addirittura da hd5830 in poi? Dunque se amd continua con sta filosofia invece che cambiare la gpu uno cambia direttamente l'apu? Mi sono perso qualcosa?

[bjt2]

Originariamente inviato da Pihippo

Ciao
In effetti hai pienamente ragione, ora a contendersi l'accesso alla ram c'è il core x86-64 e la gpu. Inoltre mi immagino che dovranno introdurre un qualche tipo di arbiter o qualche cosa del genere in modo da evitare accessi contemporanei alla ram da parte di gpu e cpu. Cioè gli servono gli operandi ad ambo i due nello stesso indirizzo, chi va per primo?

Bah... Attualmente negli X2-x3-x4, l'accesso alla RAM per i cores è round robin. Non so se per gli X6 sono passati a qualcosa di più efficiente. Penso che come minimo la GPU sia trattata come un altro core, o forse avrà due slot... Non so... Spero che per Llano abbiano cambiato algoritmo, perchè nel round robin, specialmente con molti cores, se sono in idle il loro slot è perso... E' vero anche, però, che il controller RAM è uno solo (o due a 64 bit) e quindi la latenza può essere alta, quindi non si avrebbero grosse differenze di prestazioni con un altro algoritmo...

[bjt2]

Originariamente inviato da Pihippo

Ciao
Azz addirittura da hd5830 in poi? Dunque se amd continua con sta filosofia invece che cambiare la gpu uno cambia direttamente l'apu? Mi sono perso qualcosa?

Beh, per quello che ho detto prima (480 SP per 1 Teraflop) a parte la banda RAM le prestazioni di questa APU sono spettacolari... Bisogna vedere il consumo... Se è veramente basso, secondo me potrebbero fare un pensierino a fare le GPU discrete con il 32nm SOI... Sarebbero dei pazzi a non provarci...

[Pihippo]

Originariamente inviato da bjt2

Bah... Attualmente negli X2-x3-x4, l'accesso alla RAM per i cores è round robin. Non so se per gli X6 sono passati a qualcosa di più efficiente. Penso che come minimo la GPU sia trattata come un altro core, o forse avrà due slot... Non so... Spero che per Llano abbiano cambiato algoritmo, perchè nel round robin, specialmente con molti cores, se sono in idle il loro slot è perso... E' vero anche, però, che il controller RAM è uno solo (o due a 64 bit) e quindi la latenza può essere alta, quindi non si avrebbero grosse differenze di prestazioni con un altro algoritmo...

Ciao
Infatti. Ogni tot cicli col round robin un core specifico ha la possibilità di parlare al MHC. Magari Llano prevederà un algoritmo differente, magari un buffer fifo per le richieste da smistare. Oppure avrà un mem controller unganged da 256bit 128dco e 128dc1.
In fondo quello che ammazza le prestazioni nel rendering di una gpu non sono tanto le latenze per ottenere gli operandi, oddio pure quelle, ma la B\w, visto che le latenze le può mascherare facendo thread switching tra le sue alu.

[bjt2]

Originariamente inviato da Ratatosk

L'unico mio dubbio sul SOI per le GPU discrete è il tempo di aggiornamento full->full in mancanza degli half nodes che invece ci sono spesso per i processi bulk.

D'altra parte sono daccordo che la tecnologia di per sé è superiore, e presenterebbe notevoli vantaggi (soprattutto quello di scordarsi per sempre i pesantissimi problemi di leakage che ogni 3x2 si presentano sui vari processi di TSMC, ultimi 80nm e 40nm).

Hai ragione... Magari possono fare le versioni low end...

Originariamente inviato da Pihippo

Ciao
Infatti. Ogni tot cicli col round robin un core specifico ha la possibilità di parlare al MHC. Magari Llano prevederà un algoritmo differente, magari un buffer fifo per le richieste da smistare. Oppure avrà un mem controller unganged da 256bit 128dco e 128dc1.
In fondo quello che ammazza le prestazioni nel rendering di una gpu non sono tanto le latenze per ottenere gli operandi, oddio pure quelle, ma la B\w, visto che le latenze le può mascherare facendo thread switching tra le sue alu.

Mmmhh... Allora non si complicheranno poi molto il NB e faranno un mero round robin con un paio di slot solo per la GPU...

[bjt2]

Ho detto una cretinata...
Le SP della serie 5000 (e credo anche la 4000 e la 3000) sono in grado di fare 2 Flop per clock... Con 480SP per avere 1TFlop/s basta 1 GHz di clock... Che è già molto rispetto alle attuali schede...
Mi ha fatto rinsavire la slide sulla notizia della 5830, accreditata, con 800SP a 850 MHz di 1,36TFlop... 800 SP a 850 MHz con una operazione per clock sono 680 GFlop. Per avere 1360GFlop deve poter fare 2 operazioni per clock...

[bjt2]

Originariamente inviato da Ratatosk

Sì, sono due flops per ciclo per alu, quindi circa 1.80TFlops per la 5830 (sono 1120 alu, non 800).

Ho scritto i dati della 5770...

[Foglia Morta]

http://www.xbitlabs.com/news/mobile/...nal_Shape.html

AMD’s Sabine Platform Takes Nearly Final Shape.

AMD Sabine: Up to Four Cores, 20W – 59W TDP, DirectX 11 Core, USB 3.0, Vancouver GPU

The first Fusion platform by Advanced Micro Devices has taken nearly the final shape and some predictions can be made about notebooks powered by AMD Sabine platform. Based on the information from sources close to AMD, the Sabine will boast with a rather rich set of features and will also be very power efficient thanks to innovative design of Llano accelerated processing unit (APU).

As reported earlier, AMD Llano accelerated processing unit (APU) will have four x86 cores based on the current micro-architecture each of which will have 9.69mm² die size (without L2 cache), a little more than 35 million transistors (without L2 cache), 2.5W – 25W power consumption, 0.8V – 1.3V voltage and target clock-speeds at over 3.0GHz clock-speed. The clock-speeds will dynamically scale their clock-speeds and voltages within the designated thermal design power in order to boost performance when a program does not require all four processing engines or trim power consumption when there is no demand for resources. According to sources familiar with the matter, different versions of Llano processor will have thermal design power varying from 20W to 59W: high-end dual-core, triple-core and quad-core chips will have TDP between 35W and 59W; mainstream chips with two of four x86 cores will fit into 30W thermal envelope and low-power dual-core Llano chips will have 20W TDP.

At present AMD’s high-end quad-core microprocessors for mobile computers have thermal design power of 45W, whereas ATI Mobility Radeon HD 5000-series graphics processors with around 400 stream processors sports around 25W TDP. Considering the fact that the maximum configuration of Llano will include four x86 cores as well as 480 stream processors, it can be observed that power consumption of Llano will be a little lower compared to combined TDP of comparable central processing units (CPUs) and graphics processing units (GPUs) available today. It should be noted that the Llano will be made using 32nm SOI process technology, whereas current CPUs and GPUs are made using 45nm SOI and 40nm bulk fabrication processes, respectively.

AMD Sabine platform will also include code-named Hudson input/output controllers that will support PCI Express graphics port, 16 USB ports, USB 3.0 support (Hudson M3 only), 6 Serial ATA ports with RAID support, 1Gb Ethernet, integrated video DAC, integrated clock-generator and so on. Besides, Sabine may also feature optional Vancouver-series graphics processing units.

It is projected that AMD Sabine platform and Llano APUs will be released in Q1 2011.

AMD did not comment on the news-story.

[astroimager]

Mmm... mi sa che per rifarmi il portatile cerco di resistere ancora un anno... sarà dura, ma ne vale la pena...