[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[bjt2]

Originariamente inviato da paolo.oliva2

Beh, se non sai dove si ferma la bontà dell'architettura o la bontà del processo, puoi sempre prendere in considerazione la bontà del pacchetto completo... cioè architettura + processo. In fin dei conti a noi cosa interessa? Il procio che va di più... non vedo differenze se poi va di più per una cosa o per l'altra o.... per ambedue, no? Un SB a 95W a 3,4GHz (non sono certo i 100MHz in più o in meno che cambia) è nettamente inferiore per TDP/potenza ad un BD X8, qualsiasi sia l'IPC, il clock e quant'altro. Che sia per l'architettura, per il silicio, per i 15.000 tecnici, per via del socket, della mobo, dell'ali, il risultato è quello e quello è confrontabile, e nel confronto, è inferiore.
Tra parentesi, è molto meglio che sia per il silicio, perché così nel passaggio al 22nm ci sarebbero ben più speranze che se fosse nell'architettura, perché nel qual caso, i margini sarebbero inferiori.
Comunque, i dati ancora mancano (quindi sarebbero unicamente supposizioni) ma se per un attimo pensassimo che quei 95W per un BD X8 fossero sui 3,6GHz almeno e se l'IPC accreditato a BD fosse realmente al max del 10% inferiore, pensa che a parità di processo produttivo e con entrambe le architetture nuove, AMD avrebbe un prodotto che a parità di TDP fornirebbe una potenza almeno doppia. Su queste basi, e condivido del tutto teoriche, BD potrebbe risultare competitivo addirittura con IB e 22nm, figurati con SB X6 e X8.

JF-AMD lo ha ripetuto allo sfinimento... L'IPC del BD è SUPERIORE a quello del K10 e la frase che ha detto è sufficientemente ambigua per far sperare che sia superiore anche a quello di Llano (che è 5-10% superiore a quello del K10)... E considera che lui prima di parlare si consulta con gli ingegneri e i legali, per evitare di dire stupidaggini o cose che non può dire. E questa cosa l'ha detta nel suo blog ufficiale, quindi sicuramente l'iter è stato: domanda di un lettore del blog -> domanda agli ingegneri -> approvazione dei legali -> risposta scritta sul blog... Quindi che l'IPC di BD sia SUPERIORE a quello del K10 è SICURO, ASSODATO, CERTO!

Daltronde vista l'architettura io non avevo dubbi.

E anche la frequenza sarà superiore (sempre da una risposta del blog), ma di questo non dubitavamo, visto il nuovo processo produttivo...

[Pihippo]

Originariamente inviato da Ren

Potrebbe essere benissimo un proclamo per tenere alto l'interesse degli investitori, come fece nvidia con fermi per limitare la perdita di immagine causata dal ritardo accumulato. (questo a prescindere dalla bontà del hardware)



E' una strada che intel ha già percorso con il pentium 4(estremizzandola) che non portò i risultati sperati, perchè il silicio sopra i 3ghz perde in efficienza energetica.
Le versioni successive al prescott prevedevano un aumento del IPC con SMT 4 vie ed altro ancora, ma sono state scartate ugualmente per i limiti del silicio.

Ciao
Però facciamo attenzione ad una cosa, il p4 è un progetto fallito per errori commessi da intel stessa, dubito che questo ripeterà, eran presenti, ovviamente a mia opinione, dunque castronerie, limiti evidenti, non tanto per il clock alto e le pipeline lunghe (il p4 aveva un bel meccanismo di branch prediction, anche se un branch miss era penalizzante) ma come erano state disegnate le alu, erano terribilmente lento negli shift, il decoding che alla buona ne decodificava una di istruzione per clock, la memory pipeline era abbastanza prona a stallarsi ad esempio in una sequenza di istruzioni dipendenti l'una dall'altra era presente un intermediario che si doveva salvare in memoria ed ecco che la logica store to load fowarding falliva, aggiungici il fatto che una cache miss di costava in termini di prestazioni un casino ed ecco fatta la frittata, che ne son sicuro intel non rifarà mai più

[e.greg.io]

si sa se ci saranno bd x4 nativi?
e x6 nativi?
oppure saranno derivati da x8 fallati?

edit: ho letto adesso il post del capitano

[paolo.oliva2]

Originariamente inviato da bjt2

JF-AMD lo ha ripetuto allo sfinimento... L'IPC del BD è SUPERIORE a quello del K10 e la frase che ha detto è sufficientemente ambigua per far sperare che sia superiore anche a quello di Llano (che è 5-10% superiore a quello del K10)... E considera che lui prima di parlare si consulta con gli ingegneri e i legali, per evitare di dire stupidaggini o cose che non può dire. E questa cosa l'ha detta nel suo blog ufficiale, quindi sicuramente l'iter è stato: domanda di un lettore del blog -> domanda agli ingegneri -> approvazione dei legali -> risposta scritta sul blog... Quindi che l'IPC di BD sia SUPERIORE a quello del K10 è SICURO, ASSODATO, CERTO!

Daltronde vista l'architettura io non avevo dubbi.

E anche la frequenza sarà superiore (sempre da una risposta del blog), ma di questo non dubitavamo, visto il nuovo processo produttivo...

Edit:
il mio 10% inferiore non era BD --> Phenom II, ma BD --> SB

Ma infatti io non ho dubbi su questo.
Dirò di più... per me un BD X8 a 95W almeno dovrebbe essere sui 3,5GHz in X8 e sui 4,5GHz in Turbo.
Su queste basi, un SB X4 a 3,4GHz e un BD X8 probabilmente almeno a 3,5GHz, a parità di TDP, danno alla soluzione BD un rapporto TDP/potenza immensamente a favore di AMD.

Cacchio, rimuginando, e ricordando che la linea consumo/frequenza del 32nm AMD è notevolmente costante, un BD X8 a 95W, anche solamente a 3,5GHz, permetterebbe un BD X4 sui 5GHz almeno sempre a 95W. e ancor più sui 125W.

Su queste basi... mi viene da pensare che tutta la fascia BD X4 non avrà più di 95W per non intaccare le vendite di BD X8.

[bjt2]

Originariamente inviato da paolo.oliva2

Edit:
il mio 10% inferiore non era BD --> Phenom II, ma BD --> SB

Ma infatti io non ho dubbi su questo.
Dirò di più... per me un BD X8 a 95W almeno dovrebbe essere sui 3,5GHz in X8 e sui 4,5GHz in Turbo.
Su queste basi, un SB X4 a 3,4GHz e un BD X8 probabilmente almeno a 3,5GHz, a parità di TDP, danno alla soluzione BD un rapporto TDP/potenza immensamente a favore di AMD.

Cacchio, rimuginando, e ricordando che la linea consumo/frequenza del 32nm AMD è notevolmente costante, un BD X8 a 95W, anche solamente a 3,5GHz, permetterebbe un BD X4 sui 5GHz almeno sempre a 95W. e ancor più sui 125W.

Su queste basi... mi viene da pensare che tutta la fascia BD X4 non avrà più di 95W per non intaccare le vendite di BD X8.

Ma infatti era più rivolto ai vari pessimisti qui del thread...

Per i BD X4: io invece vedo spazio per un BD X4 super pompato a 125W o magari anche 140W, magari con brand FX, per gli enthusiast del gaming. 8 Core per i giochi non servono. Servono CPU con clock base e turbo alti. E solo un X4 con alto TDP può garantirli. Per quanto sia buono il sistema di spegnimento dei core, un X4 avrà una frequenza turbo in monocore sicuramente leggermente più alta di un X8. E poi avrebbe comunque senso un X4 a 140W perchè in multicore un X8 anche solo 95W dovrebbe essere comunque superiore anche a un X4 140W. Proprio per la non linearità del TDP con la frequenza. Ossia un X4 anche a 140W non credo abbia frequenza base doppia di un X8 anche 95W e anche se ce l'avesse, non avrebbe prestazioni doppie, ma un po' di meno...

[Pihippo]

Originariamente inviato da paolo.oliva2

Edit:
il mio 10% inferiore non era BD --> Phenom II, ma BD --> SB

.

Previsione mia?
Sb avrà in media 15% di ipc in più di bd, ma bd avrà frequenze del 25% superiori a quelle di Sb ed un numero di core doppio.

[gi0v3]

mi è venuto in mente solo adesso, ma con la storia dei moduli la questione delle cpu che non superano gli stress test diventa ancora più complessa da un lato e interessante dall'altro... si parla di x8-x6-x4, ma col k10 partendo da un x4 "fallato" si poteva ottenere un x3... ora che l'architettura è più complessa cosa succederebbe, lo chiedo a chi ne capisce più di me, nel caso una delle unità integer (un core) di un modulo bd non passasse lo stress test? ragionando per singolo modulo, potremmo ritrovarci con un core singolo che ha a disposizione sempre la doppia unità FP e la cache da 2 mb? se applichiamo il discorso a un x8, è un'ipotesi remota, ma se di un x8 tutti e 4 i moduli avessero una sola unità integer funzionante ciascuno, avremmo un quad core con 8 unità fp... questo scenario quanto si avvicina agli attuali quad core HT di intel? quanti scompensi porterebbe mantenere un modulo bd con un solo integer e gli altri con 2 (5-7 core, il tri-core spaiato imho ha poco senso, a quel punto viene sfruttato meglio un 6-core con metà degli integer castrati) ?

-fine della pippa mentale-

[cionci]

Originariamente inviato da Pihippo

Previsione mia?
Sb avrà in media 15% di ipc in più di bd, ma bd avrà frequenze del 25% superiori a quelle di Sb ed un numero di core doppio.

Concordo su tutta la linea

gi0v3: perdi un modulo alla volta, quindi due core integer.

[Pihippo]

Originariamente inviato da cionci

Concordo su tutta la linea

gi0v3: perdi un modulo alla volta, quindi due core integer.

Ciao
Ora sperando che le previsioni siano veritiere l'unica cosa che manca sarebbe dei chipset con i controcassi e mobo veramente degne di questo nome a partire dal day one, ma dubito fortemente.
Ricordiamoci che anche la piattaforma fa la sua parte

[checo]

Originariamente inviato da Alekz

Dunque posso azzardare che i 6 core saranno derivati da 8 core fallati o presunti tali? e design nativo per i 4 core?

sembra così!
è lecito pensare che i 2 core saranno sbloccabili come al solito.
secondo me sto 6x avrà un street proce sui 200€ molto meno del prezzo previsto per 8x, considerando poi che viaggerà con 2-300mhz in più e che si potranno magari sbloccare i core mantendo però il turbo mode del 6x sarà un best buy.

[capitan_crasy]

Io non mi farei troppe pippe mentali sul IPC di BD, fidatevi...
Le variabili non conosciute sono ancora troppe..
Più che altro bisogna capire come AMD abbia potuto migliorare gli attuali difetti del K10 per migliorare IPC sui 32nm.
Chiederei al buon bjt2 se un NB alla stessa frequenza di clock potrebbe essere un metodo percorribile, anche senza cache L3, per aumentare le prestazioni...

[Ren]

Paolo affermavi che amd fosse pionieristica nel approccio di abbassare l'ipc per la frequenza con probabili adottamenti in futuro da parte di intel.

Bene, ti volevo dire che Intel non abbasserà ipc per la frequenza perchè, dopo il pentium 4 che poteva benissimo potenziare per ottenere un ipc maggiore ha abbandonato completamente quella filosofia.

Però facciamo attenzione ad una cosa, il p4 è un progetto fallito per errori commessi da intel stessa, dubito che questo ripeterà, eran presenti, ovviamente a mia opinione, dunque castronerie, limiti evidenti, non tanto per il clock alto e le pipeline lunghe (il p4 aveva un bel meccanismo di branch prediction, anche se un branch miss era penalizzante) ma come erano state disegnate le alu, erano terribilmente lento negli shift, il decoding che alla buona ne decodificava una di istruzione per clock, la memory pipeline era abbastanza prona a stallarsi ad esempio in una sequenza di istruzioni dipendenti l'una dall'altra era presente un intermediario che si doveva salvare in memoria ed ecco che la logica store to load fowarding falliva, aggiungici il fatto che una cache miss di costava in termini di prestazioni un casino ed ecco fatta la frittata, che ne son sicuro intel non rifarà mai più

Era per dire che un approccio in frequenza non rende con il silicio ormai alla frutta, neanche se implementi migliorie in tutta la pipeline.

Comunque, occhio che BD ha aumentato le latenze di alcune istruzioni per spingere la facilità di salire in frequenza, quindi si rischia una penalizzazione notevole in scenari che ne fanno uso.

JF-AMD lo ha ripetuto allo sfinimento... L'IPC del BD è SUPERIORE a quello del K10 e la frase che ha detto è sufficientemente ambigua per far sperare che sia superiore anche a quello di Llano (che è 5-10% superiore a quello del K10)... E considera che lui prima di parlare si consulta con gli ingegneri e i legali, per evitare di dire stupidaggini o cose che non può dire. E questa cosa l'ha detta nel suo blog ufficiale, quindi sicuramente l'iter è stato: domanda di un lettore del blog -> domanda agli ingegneri -> approvazione dei legali -> risposta scritta sul blog... Quindi che l'IPC di BD sia SUPERIORE a quello del K10 è SICURO, ASSODATO, CERTO!

Daltronde vista l'architettura io non avevo dubbi.

E anche la frequenza sarà superiore (sempre da una risposta del blog), ma di questo non dubitavamo, visto il nuovo processo produttivo...

Queste dichiarazioni tengono conto del SMT o si riferiscono al solo motore "out of order" single thread ?

[dany700]

Originariamente inviato da Pihippo

Ciao
Ora sperando che le previsioni siano veritiere l'unica cosa che manca sarebbe dei chipset con i controcassi e mobo veramente degne di questo nome a partire dal day one, ma dubito fortemente.
Ricordiamoci che anche la piattaforma fa la sua parte

Che io sappia...i chipset verrano presentati insieme a Bd o addirittura prima del lancio di quest'ultimo.

L'ultima parola spetta ai produttori di mobo...dipende tutto da loro.

Asus (e non è la sola) ha già presentato le sue mobo pompate per SB....staremo a vedere se fra qualche mese, in netto anticipo...farà altrettanto con BD.

[Pihippo]

Originariamente inviato da Ren

Paolo affermavi che amd fosse pionieristica nel approccio di abbassare l'ipc per la frequenza con probabili adottamenti in futuro da parte di intel.

Bene, ti volevo dire che Intel non abbasserà ipc per la frequenza perchè, dopo il pentium 4 che poteva benissimo potenziare per ottenere un ipc maggiore ha abbandonato completamente quella filosofia.



Era per dire che un approccio in frequenza non rende con il silicio ormai alla frutta, neanche se implementi migliorie in tutta la pipeline.

Comunque, occhio che BD ha aumentato le latenze di molte istruzioni per spingere la facilità di salire in frequenza, quindi si rischia una penalizzazione notevole in alcuni scenari.

Ciao
Possibile, ma non penso, ovvero l'unica cosa che mi preoccuperebbe son le latenze in x87 (sqrt è mostruosa) perchè tecnicamente se fai bene il lavoro di OoO e prefetch, ed ovviamente il clock sale in maniera proporzionale, le latenze non aumentano (realativo al fatto che il clock aumenta) ma il throughput si.

[bjt2]

http://www.amdzone.com/phpbb3/viewto...65c6fc#p192939

Qui il tono di JF-AMD si fa più entusiastico. Forse la settimana prossima sarà fatto un annuncio ancora più succulento di quello di XBitsLab? Dalle parole di JF-AMD sembrerebbe di si... Leggete anche i post seguenti...

[checo]

Originariamente inviato da capitan_crasy

Io non mi farei troppe pippe mentali sul IPC di BD, fidatevi...

[bjt2]

Originariamente inviato da capitan_crasy

Io non mi farei troppe pippe mentali sul IPC di BD, fidatevi...
Le variabili non conosciute sono ancora troppe..
Più che altro bisogna capire come AMD abbia potuto migliorare gli attuali difetti del K10 per migliorare IPC sui 32nm.
Chiederei al buon bjt2 se un NB alla stessa frequenza di clock potrebbe essere un metodo percorribile, anche senza cache L3, per aumentare le prestazioni...

Certamente un NB a frequenza superiore sarebbe auspicabile, se non altro a causa della strategia con cui i core si parlano: ogni core a turno può spedire un messaggio o fare una richiesta a un altro core, alla ram o all'I/O. Maggiore è il clock dell'NB, più veloce si va.
Ma quello che pochi hanno capito qui è che è vero che il K10 poteva fare fino a 9 mops per ciclo (e un core BD "solo" 8 in monocore e 6 in media in multicore), ma il design degli scheduler era molto inflessibile. Una volta che una istruzione era stata assegnata a una "lane" , non era possibile spostarla. In più una lane INT poteva fare una operazione ALU+AGU, ma solo se della stessa istruzione..,. Le lane bloccate era come la situazione di 10-20 anni fa alle poste: c'era una coda per ogni sportello e non ci si poteva spostare da una lane all'altra. Ora alle poste c'è una coda unica. Anche con meno serventi, la teoria delle code ci dice che è comunque una soluzione migliore. Poi tutti i prefetch e branch prediction migliorati... Insomma... Io mi aspetto che l'IPC del BD sia almeno il 10% superiore a quello del K10, con possibili sorprese... Per l'FP la soluzione era anche peggiore: nel K10 una FPU poteva fare solo ADD e una anche MUL, DIV ecc... E la mop ADD era assegnata A CASO! Quindi se c'era una DIV che bloccava la pipeline FMUL, una ADD aveva il 50% di possibilità di essere ritardata anche se la FADD era libera! Inutile dire che nel BD questo non succede...

[bjt2]

Originariamente inviato da Ren

Paolo affermavi che amd fosse pionieristica nel approccio di abbassare l'ipc per la frequenza con probabili adottamenti in futuro da parte di intel.

Bene, ti volevo dire che Intel non abbasserà ipc per la frequenza perchè, dopo il pentium 4 che poteva benissimo potenziare per ottenere un ipc maggiore ha abbandonato completamente quella filosofia.



Era per dire che un approccio in frequenza non rende con il silicio ormai alla frutta, neanche se implementi migliorie in tutta la pipeline.

Comunque, occhio che BD ha aumentato le latenze di alcune istruzioni per spingere la facilità di salire in frequenza, quindi si rischia una penalizzazione notevole in scenari che ne fanno uso.



Queste dichiarazioni tengono conto del SMT o si riferiscono al solo motore "out of order" single thread ?

+50% delle prestazioni con il 33% dei core in più mi fa dire che valga in multicore e ancora di più in monocore...

[capitan_crasy]

Originariamente inviato da checo

sembra così!
è lecito pensare che i 2 core saranno sbloccabili come al solito.
secondo me sto 6x avrà un street proce sui 200€ molto meno del prezzo previsto per 8x, considerando poi che viaggerà con 2-300mhz in più e che si potranno magari sbloccare i core mantendo però il turbo mode del 6x sarà un best buy.

Credo che sia più difficile...
Il K10 non può disattivare fisicamente e completamente uno o più core, infatti la procedura di inattività del core fallato è un gioco di BIOS.
Bulldozer prevede che uno o più moduli possano essere completamente spenti, quindi prevedo un azione di tipo swich sul packate (stile K7) oppure qualche altro metodo non attivabile per via BIOS...

Originariamente inviato da Pihippo

Ciao
Ora sperando che le previsioni siano veritiere l'unica cosa che manca sarebbe dei chipset con i controcassi e mobo veramente degne di questo nome a partire dal day one, ma dubito fortemente.
Ricordiamoci che anche la piattaforma fa la sua parte

Non ho informazioni sui chipset serie 900 ma queste ultime voci lo davano in in uscita nello stesso periodo della presentazione di BD...
Comunque ce di buono che i southbridge serie 900 siano praticamente pronti...

Originariamente inviato da bjt2

http://www.amdzone.com/phpbb3/viewto...65c6fc#p192939

Qui il tono di JF-AMD si fa più entusiastico. Forse la settimana prossima sarà fatto un annuncio ancora più succulento di quello di XBitsLab? Dalle parole di JF-AMD sembrerebbe di si... Leggete anche i post seguenti...

Secondo me è così entusiastico perchè ieri sera ha rimorchiato una stangona con 2 moduli Bulldozer moltiplicati alla quarta...

[george_p]

Originariamente inviato da capitan_crasy

Secondo me è così entusiastico perchè ieri sera ha rimorchiato una stangona con 2 moduli Bulldozer moltiplicati alla quarta...

Eh! Ma che è, un 64 core??
Prevedo un 16 core pure su desktop se queste sono le premesse