[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[marco XP2400+]

Originariamente inviato da Ratatosk

Il 28nm di TSMC sarà HKMG, così come i processi 32nm e 28nm di GF. Non c'è molta scelta

grazie della risposta ultimamente non posso seguire il forum causa esami e non mi trovo sempre aggiornato

comunque mi sembra una buona notizia che lascia anche spazio all'ottimismo, bisognerà poi fare le dovute valutazioni quando usciranno i primi prodotti, ricordo che le indiscrezioni davano i primi nuovi processi produttivi applicati alle gpu verso fine anno 2010 anche se poi yossarian ha parlato di inizio nuovo anno 2011 come data realistica...

[gervi]

Originariamente inviato da Ratatosk

Il 28nm di TSMC sarà HKMG, così come i processi 32nm e 28nm di GF. Non c'è molta scelta

questa notizia mi fa essere molto felice !


quindi "Ati 5890" in odore 32 Nm HKMG

[marco XP2400+]

Originariamente inviato da gervi

questa notizia mi fa essere molto felice !


quindi "Ati 5890" in odore 32 Nm HKMG

penso di no
se ci saranno schede con nuovo processo produttivo queste dovrebbero essere quelle della fascia media, in uscita verso fine 2010 inizio 2011,
quindi successivamente il nuovo processo produttivo dovrebbe essere utilizzato per la nuova serie gpu ati NI attesa per il 2011.
comunque sono ancora moltissimi i dubbi e le speculazioni, io ad esempio avevo letto che per nuovo processo produttivo si intendessero i 28nm e non i 32 nm...

[papafoxtrot]

Produzione in volumi a 45nm HKMG?? Ma che cos'hanno da produrre?
Non è che i nuovi step per phenom II prevedono HKMG?

Per le GPU che io sappia sono previsti sia SOI che HKMG sia per TSMC che per GF sui 32/28nm...

A meno che global foundries non sia pronta a produrre GPU per ATI... questa cosa sarebbe interessantissima! 40nm HKMG vorrebbe dire un drastico calo dei consumi! 5890 @40nm HKMG yum!

[Alekz]

L'annunciato refresh della serie 5000 quindi si sposa bene con un cambio di processo produttivo
E' impossibile??

[papafoxtrot]

Originariamente inviato da capitan_crasy

In una nuova brochure GlobalFoundries annuncia che nel Q1 2010 sarà in grato di produrre in volumi silicio con tecnologia "High K Metal Gate".

"Customer Product Introductions in Q1 2010:
GLOBALFOUNDRIES’ customers will begin to
announce HKMG product results in early 2010 - not
test chips, not 64M SRAMS, not IP shuttle results,
but full products. As with the 45/40nm ramp, this
will be far ahead of any other pure play foundry."

Ricordo che le CPU Bulldozer e Llano saranno costruite con tecnologia 32nm SOI e HKMG.

Clicca qui...

Io l'ho letto qui... parlano di produzione in volumi nel Q1 2010... Il post dopo si parla di saple a 32nm nel Q1.. per cui avevo dedotto che la produzione con hkmg nel q1 fosse a 4x nanometri... ho sbagliato tutto o ho capito proprio male?

[Thunderx]

cacchio...iscritto

[papafoxtrot]

Ehsicurohe anche o sapevo così... E' solo che ho visto l'annuncio che erano pronti a produrre in volumi con hkmg nel 2010 e non poteva essere il 32nm.,.. Ecco tutto...

Ma il SOI è implkementato assieme ad hkmg? Ed è ancora così importante?

[Thunderx]

Originariamente inviato da papafoxtrot

Ehsicurohe anche o sapevo così... E' solo che ho visto l'annuncio che erano pronti a produrre in volumi con hkmg nel 2010 e non poteva essere il 32nm.,.. Ecco tutto...

Ma il SOI è implkementato assieme ad hkmg? Ed è ancora così importante?

il soi è assolutamente fondamentale per la diminuzione drastica delle correnti di perdita tra source , drain e substrato nei mos, che oltre a diminuire l'efficienza energetica, aumentano le capacità parassite dei singoli transistor. inoltre in ottica oc diminuisce l' effetto di alcuni fenomeni molto poco simpatici all'aumentare della tensione

[papafoxtrot]

ok... è che non sentivo più parlare di soi nel 32nm e mi stavo preoccupando
Ad ogni modo thunder questo l'ho capito. E' che magari una volta implementato il metal gate, con la riduzione delle tensioni di soglia che ne risulta, il leakage scende già abbastanza, e così il soi diventa meno utile... Insomma avevo questo dubbio qui. Le due cose non sono esclusive, ma di certo se ognuna porta un certo vantaggio X, una volta implementata l'una il vantaggio derivante dall'implementare anche la seconda diminuisce...
Poi che AMD sia stata assieme ad IBM pioniera del SOI e che sia difficile che lo abbandoni ci credo...

[Alberello69]

scusate ragazzi, ho perso un articolo che avevo sui futuri chipset AMD, asus credo che aveva anche presentato un prototipo funzionante in uno degli ultimi eventi... qualcuno mi aiuta a trovarlo?
grazie mille....

[Thunderx]

Originariamente inviato da papafoxtrot

ok... è che non sentivo più parlare di soi nel 32nm e mi stavo preoccupando
Ad ogni modo thunder questo l'ho capito. E' che magari una volta implementato il metal gate, con la riduzione delle tensioni di soglia che ne risulta, il leakage scende già abbastanza, e così il soi diventa meno utile... Insomma avevo questo dubbio qui. Le due cose non sono esclusive, ma di certo se ognuna porta un certo vantaggio X, una volta implementata l'una il vantaggio derivante dall'implementare anche la seconda diminuisce...
Poi che AMD sia stata assieme ad IBM pioniera del SOI e che sia difficile che lo abbandoni ci credo...

in linea di massima hai ragione, ma non del tutto .il principale scopo dell'hkmg è quello di ridurre le correnti non volute verso il gate, limitando l'effetto tunnel e mantenendo il più possibile costante , nonostante lo scaling, la capacità dell'ossido per avere un buon livello di corrente che passa tra D ed S.L'hkmg agisce ul gate, il soi sul substrato, quindi siamo su due livelli diversi l'uno non esclude o rtende meno utile l'altro anzi. ad esempio per tensioni alte di drain il soi previene la polarizzazione diretta delle giunzioni di drain con il substrato, che causerebbero disastri inenarrabili, come la creazione all'interno del mos di un "effetto bipolare" con correnti di perdita amplicate all'interno della struttura mos, insomma non proprio il massimo. su tutte queste problematiche l'hkmg non agisce, il soi si

[greeneye]

Domani (o meglio oggi) all'ISSCC Amd presenterà Liano:

AMD is set to describe an upcoming 32nm mobile processor that may be either the Bobcat part revealed in November of last year, or the company's first "Fusion" processor, codenamed Llano. What follows is the very brief, cryptic program description:

The 32nm implementation of an AMD x86-64 core occupying 9.69mm2 and containing more than 35 million transistors (excluding L2 cache), operates at frequencies >3GHz. The core incorporates numerous design and power improvements to enable an operating range of 2.5 to 25W and a zero-power gated state that make the core well-suited to a broad range of mobile and desktop products.

http://arstechnica.com/business/news...m_campaign=rss

https://submissions.miracd.com/ISSCC...P_Session5.pdf

[capitan_crasy]

Notizia di Hwupgrade del 08.02.2010

A partire dal 2012 AMD inizierà ad integrare una GPU nei propri processori per sistemi server mainstream, chiara indicazione di come per il produttore americano le potenzialità di elaborazione future passino necessariamente attraverso l'utilizzo delle GPU per l'elaborazione parallela general purpose.

Gina Longoria, direttore della divisione product management e workstation di AMD, ha confermato questa informazione nel corso di un'intervista con Computerworld. Se è vero che non è elevato ancora il numero di applicazioni che possono beneficiare delle potenzialità nell'elaborazione parallela delle GPU, è altresì vero che quelle che possono essere adattate all'elaborazione su GPU ottengono benefici prestazionali di notevole portata.

Alla base, quindi, la necessità di avere scenari di elaborazione che possano essere facilmente adattati all'elaborazione parallela su un elevato numero di processori o core, come per l'appunto sono quello integrati all'interno delle moderne GPU. Sono in particolare le elaborazioni di tipo scientifico e matematico quelle che meglio si adattano alla migrazione da CPU a GPU.

Benché estremamente interessante, l'elaborazione general purpose via GPU rimane ancora una nicchia di mercato. La strategia di AMD è pertanto quella di iniziare ad offrire un qualche livello di integrazione nelle proprie CPU per sistemi server, sfruttando in questo il know how tecnologico di ATI, per poi valutare nei prossimi anni a che punto potrà giungere la domanda di potenza elaborativa con GPU da parte degli utilizzatori di server.

Lo scenario finale, pertanto, potrebbe essere molto frammentato, in funzione di quanto rapidamente il software potrà adattarsi a sfruttare le notevoli capacità di elaborazione parallela delle GPU. AMD potrebbe quindi optare per dotare le proprie future cpu per sistemi server di una GPU integrata di notevole potenza, sacrificando magari in questo parte della capacità elaborativa della CPU onde mantenere un determinato livello di consumo massimo, oppure rimandare questa integrazione nel momento in cui la possibilità di sfruttare le GPU per elaborazione parallela non fosse accessibile che ad un ristretto numero di applicazioni professionali.

Clicca qui...

[ozlacs]

http://www.anandtech.com/cpuchipsets...oc.aspx?i=3736

[capitan_crasy]

Articolo di Hwupgrade del 08.0202010

Fusion: questo brand ha rappresentato nella genesi di AMD uno svariato numero di prodotti e iniziative nel corso degli ultimi anni, generando oggettivamente non poca confusione. Inizialmente il nome Fusion è stato utilizzato per indicare la serie di architetture AMD nelle quali componente GPU e CPU sono integrate. In seguito questo concetto ha sposato la sigla di APU, Accelerated Processing Unit; Fusion è allora diventato il nome adatto per identificare una strategia marketing di AMD a livello globale, della quale abbiamo sentito parlare circa 2 anni fa. In seguito Fusion con logo corrispondente sono diventati delle sorte di alter ego del brand AMD: in ogni presentazione del produttore americano, a prescindere dal tema trattato, questo logo fa sempre la sua chiara presenza.

Fusion è tuttavia rimasto nella mente degli utenti più appassionati come sinonimo delle architetture del futuro di AMD, quelle nelle quali la componente GPU e quella CPU sono unificate. Rimane quindi la percezione iniziale, complice anche il significato di Fusion, fusione, che rende molto bene l'idea di due componenti unificati tra di loro a operare come un'unica entità.

Nella giornata odierna, in concomitanza con l'International Solid-State Circuits Conference di San Francisco, AMD ha divulgato alcune nuove informazioni architetturali sulla famiglia di processori indicata con il nome in codice di Llano; si tratta della prima generazione di soluzioni APU, Accelerated Processing Unit, che AMD immetterà in commercio nel corso del prossimo anno. Prima di passare all'analisi delle nuove informazioni rese disponibili da AMD vediamo quali siano gli elementi base attualmente noti:

* tecnologia produttiva a 32 nanometri;
* architettura di processore quad core;
* GPU integrata compatibile con le API DirectX 11;
* controller memoria integrato, compatibile con moduli DDR3;
* primi sample a disposizione per validazione e testing nel corso della prima metà del 2010;
* prodotti pronti per la commercializzazione attraverso i partner OEM nel corso del 2011.



Ciascuno dei core x86 implementati nella APU avrà una superficie complessive molto contenuta, pari a 9,69 millimetri quadrati, per un totale di poco più di 35 milioni di transistor; da questo conteggio è esclusa la cache L2 da 1 Mbyte, indipendente per ciascuno dei core. AMD dichiara un range di consumo variabile da un minimo di 2,5 Watt sino a 25 Watt per ciascuno dei core: questo implica, a nostro avviso, che sarà possibile vedere sul mercato versioni di APU con valori di TDP che potranno differire sensibilmente tra di loro.

Un consumo massimo di 25 Watt per ogni core implica uno scenario massimo di 100 Watt di consumo per una cpu quad core, valore al quale bisognerà affiancare anche quanto consumato dalla componente GPU. Possiamo pensare che alcune proposte APU, almeno in via teorica, potranno giungere sino ad un valore di TDP massimo di 125 Watt, ma tendiamo a ritenere che AMD vorrà proporre solo soluzioni che si mantengano entro un TDP massimo, sommando CPU e GPU, ben più contenuto.

Per questi core x86 AMD dichiara frequenze di target superiori a 3 GHz, con tensioni di alimentazione variabili da 0,8V a 1.3V a seconda della frequenza e della modalità di risparmio energetico. Quali sono le caratteristiche tecniche di questi core? Di fatto si tratta delle stesse soluzioni implementate da AMD nelle cpu della famiglia Stars, cioè quelle Phenom II; per le proprie APU AMD ha ripreso quindi un core già a disposizione, ottimizzandone l'architettura per il funzionamento in contesti nei quali il contenimento dei consumi sia di primaria importanza.

La prima soluzione APU di AMD integrerà componente CPU, quad core, e GPU, compatibile DirectX 11, in un unico componente. AMD non ha voluto fornire, almeno per il momento, ulteriori informazioni ma con un certo margine di sicurezza possiamo affermare che si tratti di un design a singolo chip, differente quindi da quello scelto da Intel per le proprie prime cpu dotate di GPU integrata sullo stesso package. Le due componenti CPU e GPU saranno quindi costruite sulla stessa componente di silicio, restando tuttavia distinte: non vi sarà ancora, quantomeno con la prima generazione di soluzioni APU di AMD, una completa integrazione a livello architetturale tra CPU e GPU.

Abbiamo provato a chiedere ad AMD se il memory controller DDR3 verrà gestito dalla componente CPU o da quella GPU, e dalla restante utilizzato in condivisione; AMD non ha voluto fornire una precisazione a riguardo, evidenziando solo come l'integrazione a livello di silicio permetterà di mantenere latenze di accesso particolarmente ridotte. A titolo di confronto le cpu Intel della famiglia Westmere, soluzioni dual core con GPU integrata sullo stesso package, hanno memory controller integrato nella GPU, con una latenza di accesso che è superiore rispetto a quella riscontrabile in architetture di CPU Intel che integrano al proprio interno il memory controller.



Una delle principali innovazioni che AMD ha dichiarato di aver implementato all'interno delle proprie soluzioni della famiglia Llano riguarda l'ottimizzazione del risparmio energetico. Queste soluzioni APU verranno costruite utilizzando tecnologia produttiva a 32 nanometri SOI, approccio che permette di abilitare un approccio cosiddetto "power gating to ground".

Questo implica la possibilità di spegnere dinamicamente uno qualsiasi dei core, a seconda del tipo di workload venga richiesto istante per istante, unitamente alla cache L2 da 1 Mbyte associata a ciascuno. L'approccio porta ad avere un livello di risparmio energetico più consistente rispetto a quanto ottenibile con le tecniche applicate alle cpu AMD in commercio, senza un impatto negativo in termini di latenza. AMD ha confermato che l'uscita del core dalla fase di power gating down è equivalente, come latenza addizionale, a quella di ripristino del processore dalla più spinta modalità di risparmio energetico attualmente a disposizione.

Una tecnica di questo tipo lascia spazio, fissato un determinato power budget, ad una gestione dinamica della frequenza di clock finale del processore. AMD conferma quindi direttamente come le soluzioni Llano implementeranno una gestione dinamica della frequenza di clock dei core, in funzione del carico di lavoro istantaneo, del power budget totale a disposizione e del tipo di applicazione. Detto in altro modo, esattamente come opera la tecnologia Turbo Boost implementata da Intel in buona parte dei processori basati su architettura Nehalem.

Per poter assicurare un'ottimale gestione del consumo dei vari core AMD ha implementato nelle soluzioni Llano un Digital APM Module, grazie al quale poter tenere sotto controllo istante per istante consumo e temperature di vari componenti del processore. Nel complesso sono oltre 100 i punti di rilevazione che vengono monitorati da questo sistema.

L'approccio scelto da AMD, con modulo digitale, si differenzia dal tradizionale approccio analogico utilizzato per i processori. Con questo è possibile ottenere una scalabilità delle rilevazioni più precisa, non influenzata da variabili ambientali quali la temperatura all'interno dello chassis o da differenze esistenti passando da un die all'altro. La maggiore precisione del sistema digitale permette quindi di evitare l'introduzione di margini di errore nelle rilevazioni, necessari per un sistema analogico, ottenendo quale conseguenza una migliore rilevazione dell'effettivo livello di consumo del processore.

Altre innovazioni introdotte da AMD nel core x86 Llano riguardano il design del clock grid; le modifiche introdotte hanno permesso di contenere la potenza consumata nello switch delle frequenze di clock, oltre a calibrare al meglio il livello di clock richiesto così da ridurre di circa il 50% il numero di buffers di clock integrati nella CPU.

Come noto, AMD non è stata in grado di presentare le prime soluzioni APU secondo quanto indicato nelle proprie roadmap iniziali. Abbiamo sentito nel corso degli anni varie spiegazioni legate alla cancellazione delle architetture APU precedenti a Llano, con una regola comune a tutte: la necessità di avere a disposizione tecnologia produttiva a 32 nanometri affinché una soluzione di questa complessità potesse venir completata.

Le prime APU di AMD verranno pertanto sviluppate con tecnologia produttiva a 32 nanometri SOI, con interconnessioni High-K Metal Gate, mantenendo un design a 11 layers metallici così come adottato per le attuali generazioni di processori AMD costruiti con processo a 45 nanometri. GlobalFoundries adotterà per queste soluzioni anche la seconda generazione di litografia ad immersione, oltre a strained silicon a base di Germanio grazie al quale migliorare le prestazioni complessive in termini sia di frequenze di clock sia di leakage. E' interessante segnalare come le soluzioni Llano dovrebbero essere le prime GPU, pur se come componente di una CPU e non come realtà indipendente, costruite da GlobalFoundries, adottando inoltre tecnologia produttiva SOI al posto di quella Bulk tipicamente utilizzata per le GPU moderne.

Clicca qui...

[AndryTAS]

naturalmente non si sà se funzioneranno su AM3 vero?

[capitan_crasy]

Originariamente inviato da AndryTAS

naturalmente non si sà se funzioneranno su AM3 vero?

90% Llano avrà un nuovo socket...

[dark.halo]

Potrebbe essere quindi che questo nuovo socket sia l'am3r2 ???

[capitan_crasy]

Originariamente inviato da dark.halo

Potrebbe essere quindi che questo nuovo socket sia l'am3r2 ???

No...
AM3r2 è come il socket AM2+ che in principio si chiamava appunto AM2r2...
Il nuovo socket è legato alla particolare architettura di Llano; quest'ultimo non ha bisogno del classico northbridge montato sulla scheda mamma e i collegamenti video arrivano direttamente dai PIN della CPU; tutto questo rende necessario progettare un nuovo socket...

Originariamente inviato da Ratatosk

Io farei 100%

Giusto...