[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[calabar]

@Paolo

Io mi aspetto che BD abbia clock più elevati dei Phenom, sia per come è stato concepito, sia per le promesse del nuovo processo produttivo.

Ma non dubito che anche Intel, con SB su socket 2011, possa fare altrettanto.
Un 2600k ha un TDP di 95W compresa la gpu. Pensi davvero che non riescano a farci stare un altro paio di corea frequenze simili?

Il 32nm intel ha dimostrato con SB di non essere al limite come sostenevi ardentemente in passato (e a quanto pare fai ancora) prendendo d'esempio solo il caso peggiore, ossia quello dei processori su socket 1366 che a a tutto badano ma non ai consumi.

Su una cosa hai certo ragione: tra i SB x6 e i precedenti nehalem x6 su 1366 il processo produttivo non cambia. Ma cambia l'architettura, e da questo c'è di sicuro da aspettarsi notevoli miglioramenti.

[Athlon 64 3000+]

Interessante il fatto che si possa accoppiare la parte grafica di Llano con la HD 6670.
Sarebbe una buona accoppiata per uno che eventualmente voglia spendere poco per fare qualche gioco.
Capitano si volevo chiedere una cosa riguardo a Llano A8-3550 che dovrebbe essere il modello da TDP da 100W.
Mi chiedevo come è possibile che una APU possa avere una TDP cosi alto,quando possono influire la parte x86 e la parte grafica in questo particolare modello?

[gi0v3]

Originariamente inviato da Athlon 64 3000+

Interessante il fatto che si possa accoppiare la parte grafica di Llano con la HD 6670.
Sarebbe una buona accoppiata per uno che eventualmente voglia spendere poco per fare qualche gioco.
Capitano si volevo chiedere una cosa riguardo a Llano A8-3550 che dovrebbe essere il modello da TDP da 100W.
Mi chiedevo come è possibile che una APU possa avere una TDP cosi alto,quando possono influire la parte x86 e la parte grafica in questo particolare modello?

ce l'eravamo già chiesto tempo fa, avevo anche provato a fare un foglio excel con due stime... secondo me la parte grafica inciderà molto meno della parte cpu, per il semplice motivo che se vai a vedere le spec sul sito amd delle radeon 65xx/66xx mobile (dove c'è il tdp che è praticamente la sola gpu) non superano i 25w, su un 40 nm bulk... un 32 nm SOI dovrebbe consumare circa la metà, quindi anche tenendo le stesse frequenze delle gpu discrete, se la parte gpu consumasse 15w sarebbe già tanto, imho... però, come aveva detto il capitano, non è neanche possibile scindere in modo preciso i consumi, e dire chi consuma quanto... e c'è anche il turbo da tenere in conto... il turbo farà salire anche la gpu? forse non ha senso, visto che si arriverà abbastanza presto a saturare un dual channel 1866... quindi se la gpu sarà già cloccata al massimo clock utile prima di essere memory limited, sarà un discorso... se invece col turbo salgono in frequenza la parte cpu e gpu, dire quanto consumano nei vari stadi è ancora più complicato...

[dany700]

Originariamente inviato da calabar

@Paolo

Io mi aspetto che BD abbia clock più elevati dei Phenom, sia per come è stato concepito, sia per le promesse del nuovo processo produttivo.

Ma non dubito che anche Intel, con SB su socket 2011, possa fare altrettanto.
Un 2600k ha un TDP di 95W compresa la gpu. Pensi davvero che non riescano a farci stare un altro paio di corea frequenze simili?

Il 32nm intel ha dimostrato con SB di non essere al limite come sostenevi ardentemente in passato (e a quanto pare fai ancora) prendendo d'esempio solo il caso peggiore, ossia quello dei processori su socket 1366 che a a tutto badano ma non ai consumi.

Su una cosa hai certo ragione: tra i SB x6 e i precedenti nehalem x6 su 1366 il processo produttivo non cambia. Ma cambia l'architettura, e da questo c'è di sicuro da aspettarsi notevoli miglioramenti.

ogni prodotto per quanto vincente è caratterizzato sempre da un fianco scoperto.

non sappiamo molto di BD...comunque, non possiamo essere certi del suo valore e/o difetti...finchè non vedrà la luce.

Per SB è differente.

In SB-E non assisteremo ad una progressione "ampia" rispetto al suo predecessore...appunto per la miniaturizzazione. Ma non solo.

E' vero...TDP e consumi reali sono due sfumature differenti della medesima tinta...ma è anche vero, che il discorso tiene solo in presenza di determinati costatnti che Intel con grande capacità, ha saputo e sà sfruttare perfettamente.

Infatti SB-E sarà particolarmente prestante a stock rispetto a BD (a parità di core fisici e medesima frequenza)...ma con un'architettura complessa che paga lo scotto dei consumi in OC.

Intel può benissimo incrementare i core di SB a 6 e pure a 8...però attenzione...un SB6X senza GPU partirebbe con almeno 110W di TDP, mentre un SB-E partirà (salvo migliorie che ci aspettiamo) con non meno di 120-125W in TDP....sia a causa della cache che del MC evoluto.

Arrivo al punto.

SB4X@4,6Ghz richiede un incremento del consumo specifico in full...nell'ordine di 150-170W. Un eventuale SB6X alla medesima frequenza richiederebbe un incremento in consumi in maniera più che proporzionale rispetto all'incremento del 50% dei core...quindi...>225-250W.

rimane solo da vedere quanto e come...SB-E...migliorerà in tal senso, pur sapendo già ora che rispetto ad un SB6X "normale", vi saranno da aggiungere i costi evolutivi nell'ordine di 10-15W a stock.

Quindi...il TDP per Intel, quale "forma" di consumo...è valida solo a stock o in piccoli OC.

Passando a BD...per "presunzione"...possiamo già stabilire che X8 con turbo2 attivato, ovvero a 4,0Ghz non consumerà oltre i 90-95W.

passando a BD6X (IMHO il vero antagonista del 2600K)...i 90-95W li avremo a frequenze ben superiori dei 4,0Ghz...e con pessimismo...si può affermare che i 4,6Ghz non richiederanno più di 100-110 W per il processore.

attenzione.

i 110 W del BD6X comprendono il procio a sè stante...distaccato da tutte le altre componenti...mentre i 150-170W di SB4X che citavo prima...riguardano solo "l'incremento"...quindi sono da aumentare ulteriormente.

Non è mia intenzione stabilire quale sia meglio o peggio nel complesso o in termini assoluti tra SB e BD...ma sicuramente in consumi...non vi sarà storia, appena si andrà di OC

[gianni1879]

Originariamente inviato da paolo.oliva2

Se prendessimo un Phenom II X4 e lo realizzassimo a 32nm confrontandolo con un Phenom II X4 a 45nm, chiaramente sarebbe più potente e si avvicinerebbe in performances MT al Thuban semplicemente perché con un numero inferiore di core c'è più spazio per il clock.

Probabilmente Intel a suo tempo limitò gli X4 al 45nm perché così delimitava le potenze raggiungibili tra X4 e X6, perchè probabilmente se avesse realizzato i7 X4 a 32nm, la differenza con un i7 X6 sarebbe stata ben inferiore e quindi di fatto mettere in discussione la differenza di prezzo.

Io trovo molto dubbio che un SB X6 ed ancor più un SB X8 possano avere i clock e Turbo di un SB X4 non APU, cosa che invece sembra sia per scontato, visto che si prevedeva a suo tempo un SB X8 a clock superiori addirittura di un i990X anche di 500MHz. Quindi, partire da un SB X4 e moltiplicare la potenza in base ai core, a me sembra un calcolo che non tiene conto di diversi fattori, a mio avviso molto importanti.

Non è per creare discussioni inutili e flamme, però, onestamente, non vedo su che basi si possa avere dubbi che BD possa avere clock superiori al Phenom II e per contro dare per certo potenze di gran lunga superiori con SB X6 e X8 sugli i7 X6.

un PhenomII con i 32nm avrebbe senza dubbio potuto essere lanciato con frequenze molto più elevate, con i dovuti limiti progettuali ed architetturali del passaggio al nuovo pp. Ma stiamo parlando della stessa architettura rifatta con un nuovo pp.

Quello che contano sono le roadmap +- ufficiali, non le singoli voci di qualcuno, non è mai apparso/previsto da intel nessun SBx8 con il clock superiore di 500 MHz rispetto ad un 990x, anche perchè non hanno debuttato ancora con il nuovo skt top gamma 2011. Appena ci saranno le prime cpu se ne potrà parlare. Poi trovi dubbioso un SBx6 con lo stesso tdp di un SBx6, io mentre credo che potrebbe essere realistico dato l'assenza della grafica integrata nelle versioni skt 2011. Ma in ogni caso a parte essere ot non abbiamo dati certi nelle mani.

Con BD sappiamo ben poco, non possiamo dire a priori che BD avrà per certo un clock superiore ad un phenomII, lo diamo per scontato/probabile ma parliamo di due architetture ben differenti con ipc molto differenti. Quindi appena avremmo dati certi se ne potrà parlare meglio.

Non dobbiamo dare per scontato nulla sia in positivo sia in negativo, ed evitare anche certe uscite molto fantasiose.

[gianni1879]

Originariamente inviato da bicchiere

Se ti accontenti di una spiegazione del genere...
Mi sembra ovvio che qualcosa sia cambiato, che vadano x volte le vecchie invece è meno ovvio.

Se hai una spiegazione alternativa migliore della mia per i risultati del cinebench puoi proporla.
Mica mi dirai che "mancano i drivers"... preferisco la mia in questo caso.

credo che una spiegazione fatta da bjt2 sia molto tecnica e ben argomentata, i fatti poi smentiranno o confermeranno le sue argomentazioni.

[Heimdallr]

Originariamente inviato da bicchiere

Se ti accontenti di una spiegazione del genere...
Mi sembra ovvio che qualcosa sia cambiato, che vadano x volte le vecchie invece è meno ovvio.

Si è parlato delle FPU più volte nell'arco dell'ultimo anno, anche linkando degli articoli che analizzavano in maniera piuttosto tecnica le modifiche fatte alla FPU, se ti interessa puoi andarli a ricercare sul thread o controllare la pagina principale.

Originariamente inviato da bicchiere

Se hai una spiegazione alternativa migliore della mia per i risultati del cinebench puoi proporla.
Mica mi dirai che "mancano i drivers"... preferisco la mia in questo caso.

non ho una spiegazione alternativa (magari neanche sono legit questi benchmark), ma trovo riduttivo sostenere che "4 è meglio di 3".

Ciao

[Spitfire84]

Originariamente inviato da Heimdallr

non ho una spiegazione alternativa (magari neanche sono legit questi benchmark), ma trovo riduttivo sostenere che "4 è meglio di 3".

Ciao

cpu-z lo indica come step 0..potrebbe essere una cpu da test con caratteristiche simili a quella apparsa un paio di mesi fa e che presentava parti interne spente.

[paolo.oliva2]

Originariamente inviato da calabar

@Paolo

Io mi aspetto che BD abbia clock più elevati dei Phenom, sia per come è stato concepito, sia per le promesse del nuovo processo produttivo.

Ma non dubito che anche Intel, con SB su socket 2011, possa fare altrettanto.
Un 2600k ha un TDP di 95W compresa la gpu. Pensi davvero che non riescano a farci stare un altro paio di corea frequenze simili?

Il 32nm intel ha dimostrato con SB di non essere al limite come sostenevi ardentemente in passato (e a quanto pare fai ancora) prendendo d'esempio solo il caso peggiore, ossia quello dei processori su socket 1366 che a a tutto badano ma non ai consumi.

Su una cosa hai certo ragione: tra i SB x6 e i precedenti nehalem x6 su 1366 il processo produttivo non cambia. Ma cambia l'architettura, e da questo c'è di sicuro da aspettarsi notevoli miglioramenti.

Io non ti contraddico di certo. Io non ho mai parlato male del 2600K.
Infatti per me credo proprio che AMD sposti la "guerra" su proci con il più alto numero di core perché più avvantaggiata.

Prendendo spunto da quanto postato in rete e in questo TH, l'IPC di BD ha un range da un -30% ad uguale o poco più di SB (io non riesco a farmi una mia idea dell'IPC di BD quindi riporto ciò che si dice, senza idee in proposito tranne dare per scontato un miglioramento vs Phenom II).

Per praticità faccio 2 esempi rispettivamente con BD IPC inferiore del 30% e del 10% (così anche per evitare polemiche ed esporre solo l'idea) e sparo dei clock per SB ottimisti.

SB X4 (non APU) 4,5GHz.
BD X4 con -30% di IPC = 5,85GHz per compensare.
BD X4 con -10% di IPC = 4,950GHz per compensare.

SB X6 4GHz 4GHz
BD X6 con -30% di IPC = 5,2GHz per compensare.
BD X6 con -10% di IPC = 4,4GHz per compensare.

SB X8 3,5GHz
BD X8 con -30% di IPC = 4,550GHz per compensare.
BD X8 con -10& di IPC = 3,850GHz per compensare.

La forbice in questo contesto qual'è? La differenza di clock possibile tra SB e BD. E' chiaro che se pensassimo ad una frequenza di SB X8 oltre i 4GHz, beh... Intel non avrebbe nemmeno bisogno del 22nm.

Però io vedo molto più fattibile una frequenza maggiore di BD all'aumentare dei core di quanto possa realizzare Intel.
Estremizzando, dobbiamo tenere conto che AMD riesce nei 140W TDP a realizzare un BD X16 per server e comunque proporre un BD X8 per desktop, cosa che invece Intel ha abbandonato SB X8 almeno per desktop, e credo che la questione sia per frequenze operative idonee alle esigenze desktop.

Dopo tutta questa pappardella, quello che volevo dire è che non è che dico che un SB X6 e X8 non guadagni in frequenza/IPC su un i7 X6, ma che sicuramente, per me, vedrei più avvantaggiata AMD sul confronto BD X8 vs SB X6 che BD X4 vs SB X4. Chiaramente un discorso sarebbe 8 TH logici di SB X4 ad una frequenza pompata, contro 4 TH fisici, un altro 12TH logici ad una frequenza sicuramente inferiore scontrarsi contro 8 TH fisici.

Tieni anche presente la tipologia ed uso del procio. Chi acquista un X4 è presumibile che l'utilizzo sia misto, cioé ST e MT. Chi comprerebbe un SB X6 dovrebbe essere con tipologia di carico indirizzato verso l'MT.
In questo senso, pensare ad un SB X4 e BD X4, la frequenza del turbo sarebbe relativa.
Molto diverso già il pensare ad un BD X16 che avrebbe per ammissione ufficiale di AMD un Turbo di 500MHz su tutti i core, e confrontarlo ad un SB X8 e SB X6.

P.S.
Ho risposto anche a Gianni in questo.

[Ren]

La FPU esegue una moltiplicazione seguita da un addizione, ma con codice standard solo una delle due operazione viene inoltrata, quindi alla fine le prestazioni per thread saranno uguali o inferiori al K10. (SSE/x87)
Le prestazioni maggiori che AMD dichiara sono solo con codice ottimizzato per il proprio set istruzioni.

[niubbo69]

Originariamente inviato da Ren

La FPU esegue una moltiplicazione seguita da un addizione, ma con codice standard solo una delle due operazione viene inoltrata, quindi alla fine le prestazioni per thread saranno uguali o inferiori al K10. (SSE/x87)
Le prestazioni maggiori che AMD dichiara sono solo con codice ottimizzato...

Decisamente preoccupante questa tua affermazione...

[bicchiere]

Originariamente inviato da Ren

La FPU esegue una moltiplicazione seguita da un addizione, ma con codice standard solo una delle due operazione viene inoltrata, quindi alla fine le prestazioni per thread saranno uguali o inferiori al K10. (SSE/x87)
Le prestazioni maggiori che AMD dichiara sono solo con codice ottimizzato...

Molto interessante, grazie.

[capitan_crasy]

Originariamente inviato da Spitfire84

cpu-z lo indica come step 0..potrebbe essere una cpu da test con caratteristiche simili a quella apparsa un paio di mesi fa e che presentava parti interne spente.

La CPU vista è uno step B0, per quello che so lo step produttivo finale dovrebbe essere superiore...

[The3DProgrammer]

Originariamente inviato da Ren

La FPU esegue una moltiplicazione seguita da un addizione, ma con codice standard solo una delle due operazione viene inoltrata, quindi alla fine le prestazioni per thread saranno uguali o inferiori al K10. (SSE/x87)
Le prestazioni maggiori che AMD dichiara sono solo con codice ottimizzato per il proprio set istruzioni.

non è esattamente cosi visto che le unità FMAC sono 2 e possono lavorare in parallelo come due unitä da 128 bit, e possono essere allocate da entrambi i core (sono state anche raddoppiate le unitä mmx). Il caso peggiore è quando entrambi i core hanno istruzioni AVX da eseguire, in quel caso entrambe le unità sarebbero occupate a processare una singola istruzione da 256 bit. In caso di supporto all'FMAC con codice appositamente compilato, nel caso migliore il throughput ¨è il quadruplo di una normale FPU con unità FADD e FMUL.

EDIT: sorry mi era sfuggito il fatto che avessi specificato prestazioni PER THREAD. In questo caso la tua stima ¨è giusta

riedit: Considerando perö che ogni FPU ha due unitä indipendenti e il top di gamma avrä 4 moduli (8 core integer), il bulldozer 4 moduli dovrebbe andare il doppio di un phenom II X4 a paritä di frequenza (o poco meno, il PII ha 2 unità fadd e fmul indipendenti, onestamente non conosco il throughput dell'FPU di un PII e non riesco a trovare questo dato su internet) , sempre considerando il caso migliore (il quadruplo in caso si usino le FMAC)

[capitan_crasy]

Originariamente inviato da Athlon 64 3000+

Interessante il fatto che si possa accoppiare la parte grafica di Llano con la HD 6670.
Sarebbe una buona accoppiata per uno che eventualmente voglia spendere poco per fare qualche gioco.
Capitano si volevo chiedere una cosa riguardo a Llano A8-3550 che dovrebbe essere il modello da TDP da 100W.
Mi chiedevo come è possibile che una APU possa avere una TDP cosi alto,quando possono influire la parte x86 e la parte grafica in questo particolare modello?

So poco sulle APU...
Il TDP massimo dovrebbe dipendere anche dal Turbo core, la quale dovrebbe agire sulla frequenza di clock della GPU integrata e forse su tutti i core x86 presenti nella APU...

[Ren]

Originariamente inviato da The3DProgrammer

Considerando perö che ogni FPU ha due unitä indipendenti e il top di gamma avrä 4 moduli (8 core integer), il bulldozer 4 moduli dovrebbe andare il doppio di un phenom II X4 a paritä di frequenza (o poco meno, il PII ha 2 unità fadd e fmul indipendenti, onestamente non conosco il throughput dell'FPU di un PII e non riesco a trovare questo dato su internet) , sempre considerando il caso migliore (il quadruplo in caso si usino le FMAC)

Se consideriamo il solo calcolo dei flops (per ciclo) con istruzioni SSE 128bit, le performance di un modulo BD corrispondono ad un core K10.

K10 = 4add; 4mul in SSE per core. (integer o FP)
K15(BD) = 4add; 4mul per modulo in SSE(integer e FP) e 8mul; 8add in FMA.

Le AVX non mi pare supportino le FMA, quindi le performance sono di 8flops (ciclo) per l'intero modulo.

Tanto per confronto inserisco anche Sandy Bridge :

4add; 4mul in SEE (integer e FP) per core
8mul; 8add in AVX (integer o FP) per core

Ovviamente è un discorso un tantino semplicistico, perchè non tiene conto delle latenze ed inoltre sono performance register to register...

Edit: ho aggiunto anche un indicazione per le performance integer SIMD...

[bjt2]

Originariamente inviato da Ren

Se consideriamo il solo calcolo dei flops (per ciclo) con istruzioni SSE 128bit, le performance di un modulo BD corrispondono alle performance di un core K10.

K10 = 4add; 4mul (indipendenti) per core.
K15(BD) = 4add; 4mul per modulo in SSE e 8mul; 8add in FMA.

Le AVX non mi pare supportino le FMA, quindi le performance sono di 8flops (ciclo) per l'intero modulo.

Tanto per confronto inserisco anche Sandy Bridge :

4add; 4mul in SEE per core
8mul; 8add in AVX per core

Ovviamente è un discorso un tantino semplicistico, perchè non tiene conto delle latenze ed inoltre sono performance register to register...

Un core K10 può fare fino a tre istruzioni FPU per ciclo, di cui una addizione (FP oppure "MMX" ), una moltiplicazione o divisione o radice quadrata (FP oppure "MMX" ) e una istruzione memoria o registro oppure uno shuffle. Un modulo bulldozer può fare, sempre per ogni ciclo, fino a 4 addizioni a 80/128 bit, di cui 2 intere e 2 FP, fino a 4 moltiplicazioni a 80/128 bit (di cui 2 intere e 2 FP), fino a 2 divisioni o 2 radici quadrate, i move registro-registro sono "gratuiti", c'è ancora una unità per gli store, ma ora l'unità per gli shuffle è separata (non ricordo se sono 2). In più lo scheduler è full data driven, mentre nel K10 se c'era una moltiplicazione o una divisione in pipeline, per il 50% del tempo una FADD veniva ritardata di un ciclo e quindi il throughput era dimezzato. Ed essendo condivisa se l'altro thread non è FP intensive ha tutto quel po-po di potenza per se... E questo trascurando i F/IMAC...

[Ren]

Originariamente inviato da bjt2

Un core K10 può fare fino a tre istruzioni FPU per ciclo, di cui una addizione (FP oppure "MMX" ), una moltiplicazione o divisione o radice quadrata (FP oppure "MMX" ) e una istruzione memoria o registro oppure uno shuffle. Un modulo bulldozer può fare, sempre per ogni ciclo, fino a 4 addizioni a 80/128 bit, di cui 2 intere e 2 FP, fino a 4 moltiplicazioni a 80/128 bit (di cui 2 intere e 2 FP), fino a 2 divisioni o 2 radici quadrate, i move registro-registro sono "gratuiti", c'è ancora una unità per gli store, ma ora l'unità per gli shuffle è separata (non ricordo se sono 2). In più lo scheduler è full data driven, mentre nel K10 se c'era una moltiplicazione o una divisione in pipeline, per il 50% del tempo una FADD veniva ritardata di un ciclo e quindi il throughput era dimezzato. Ed essendo condivisa se l'altro thread non è FP intensive ha tutto quel po-po di potenza per se... E questo trascurando i F/IMAC...

La differenza è solo di tipo integer, grazie alle unità MMX. (se vuoi sopra integro, anche se avevo specificato Flops)

Nel virgola mobile i dati sono corretti.

Lo shuffle condivide la porta con una FMAC. l'IMAC fa lo stesso con l'altra porta FMAC. (anche FSTORE è condivisa con una MMX)

Non sapevo che K10 avesse uno scheduler castrato nel FP. (ecco perchè il core2 andava poco meglio)

[The3DProgrammer]

Originariamente inviato da Ren

La differenza è solo di tipo integer, grazie alle unità MMX. (se vuoi sopra integro, anche se avevo specificato Flops)

Nel virgola mobile i dati sono corretti.

Lo shuffle condivide la porta con una FMAC. l'IMAC fa lo stesso con l'altra porta FMAC. (anche FSTORE è condivisa con una MMX)

Non sapevo che K10 avesse uno scheduler castrato nel FP. (ecco perchè il core2 andava poco meglio)

my bad, ho controllato sulla software optimization guide per bulldozer ed effettivamente il throughput è quello che dici tu. Ste cazz di review in giro per la rete le fanno coi piedi. Quindi a questo punto per l'unità fp di bulldozer i vantaggi sarebbero solo i notevoli miglioramenti per quanto riguarda i move e gli shuffle (e gli interi), oltre alle risorse separate rispetto alle unitä integer, alla latenza + bassa di alcune istruzioni e alla possibilità di sfruttare meglio le risorse dell'FPU grazie all'allocazione indipendente delle unità di calcolo (in assenza di AVX).

[Dre@mwe@ver]

Perdonatemi, ma indipendentemente dal lato tecnico della questione, lanciare una CPU X6 di nuova generazione che risulta meno performante di un Quad della vecchia (e per giunta di fascia bassa) è qualcosa di totalmente illogico. Se un BD X6 a 3.00 ghz (come attestato dallo screen di CPU-Z) totalizzasse davvero 3.14 punti, significherebbe che gli ingegneri AMD fanno massiccio uso di sostanze stupefacenti