[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[bicchiere]

Originariamente inviato da cionci

Questa mi pare sufficientemente eloquente: http://www.hwupgrade.it/articoli/cpu...-bridge_3.html
E non crolla a 4.1, altrimenti cambierebbero i risultati dei bench.

Che spettacolo!
Ma AMD non ha ancora mostrato le sue carte, siate ottimisti!

[bjt2]

Originariamente inviato da cionci

Questa mi pare sufficientemente eloquente: http://www.hwupgrade.it/articoli/cpu...-bridge_3.html
E non crolla a 4.1, altrimenti cambierebbero i risultati dei bench.

Hanno usato un signor dissipatore... LostCircuits ha fatto il test con il dissi stock... Ecco perchè crolla il clock...

[cionci]

Originariamente inviato da bjt2

Hanno usato un signor dissipatore... LostCircuits ha fatto il test con il dissi stock... Ecco perchè crolla il clock...

Allora non è una questione di TDP, ma di thermal throttling...e giustamente.

[Pihippo]

Originariamente inviato da marchigiano

quanto può costare un test approfondito su questi algoritmi quando ancora la cpu è solo su carta?

Ciao
Scusami ma non ho capito la tua domanda. Provo ad interpretare, se sbaglio non linciarmi.
Se intendi il costo della simulazione degli algoritimi di branch prediction, sono costi che rientrano nel R&D dell'azienda, quanto costano non lo so, ma penso che comunque consumano tempo. Se intendi altro, dimmelo

Originariamente inviato da cionci

Anche io non ti preoccupare l'ho dato diversi anni fa, sono un bel po' arrugginito

Chiaramente intendevo proprio mettere un flag. Le istruzioni non appartenenti al branch scelto dal branch predictor dovrebbero solo essere decodificate e messe all'interno del reorder buffer, chiaramente dovrebbe bastare inserire una dipendenza non risolta per bloccarle.
E' chiaro che il front-end in presenza di un branch dovrebbe decodificare il doppio delle istruzioni.
Però sappiamo che tutte le risorse condivise del front-end sembrano essere assolutamente sovradimensionate, così come il ROB (128 uop). Quindi alla fine qualche indizio di barbatrucco di questo tipo sembra esserci.

Ciao
Vedete che comunque ora il ROB non c'è E un registro di tipo fisico. A differenza del Rob che conteneva sia il bit di status, sia il dato delle micro "op in volo" (ovvero che sono state schedulate) e le uop ritirate (ovvero computate dalle back end) scrivono il risulatto nel RRF (file di registro di ritiro)
quindi movimento di roba nel chip che costa energia e lavoro, questo per il rob. Col PRF invece quando si ritirano le uop si cambia direttamente il mappaggio di un registro architetturale in modo che questo punti al valore corretto nel PRF visto che sto coso qui contiene tutti i dati e mappa direttamente sia i registri architetturali che quelli speculativi (per il register renaming).
Ora non ho capito manco io quello che ho detto però mi pare abbastanza verosimile alla realtà
Quindi il trucco per il branch prediction centra con le risorse aumentate ma ci deve essere qualche altra cosa. Cosa? Non lo so

[cionci]

Originariamente inviato da Pihippo

Ciao
Vedete che comunque ora il ROB non c'è E un registro di tipo fisico. A differenza del Rob che conteneva sia il bit di status, sia il dato delle micro "op in volo" (ovvero che sono state schedulate) e le uop ritirate (ovvero computate dalle back end) scrivono il risulatto nel RRF (file di registro di ritiro)
quindi movimento di roba nel chip che costa energia e lavoro, questo per il rob. Col PRF invece quando si ritirano le uop si cambia direttamente il mappaggio di un registro architetturale in modo che questo punti al valore corretto nel PRF visto che sto coso qui contiene tutti i dati e mappa direttamente sia i registri architetturali che quelli speculativi (per il register renaming).
Ora non ho capito manco io quello che ho detto però mi pare abbastanza verosimile alla realtà

Sì, avevo visto che c'era il PRF come per il P4 e per l'Alpha 21264, ma per semplicità avevo proferito continuare a chiamarlo ROB per far capire meglio quello che volevo dire.

Originariamente inviato da Pihippo

Quindi il trucco per il branch prediction centra con le risorse aumentate ma ci deve essere qualche altra cosa. Cosa? Non lo so

Esatto. Concordi quindi che le risorse siano eccessive. Io sinceramente che possa avere 128 istruzioni in-flight per core non ci credo. Sono una enormità. Il "trucco" deve stare per forza qui.
Altrimenti non mi spiego perché il SB ne abbia solo 160 per due thread. Se il numero fosse stato limitante le avrebbero aumentate ulteriormente.

[Pihippo]

Originariamente inviato da cionci

Sì, avevo visto che c'era il PRF come per il P4 e per l'Alpha 21264, ma per semplicità avevo proferito continuare a chiamarlo ROB per far capire meglio quello che volevo dire.

Esatto. Concordi quindi che le risorse siano eccessive. Io sinceramente che possa avere 128 istruzioni in-flight per core non ci credo. Sono una enormità. Il "trucco" deve stare per forza qui.
Altrimenti non mi spiego perché il SB ne abbia solo 160 per due thread. Se il numero fosse stato limitante le avrebbero aumentate ulteriormente.

Ciao
Non saprei proprio dirti.

[dany700]

con HU si dimostra che SB scala al 100%...in presenza di dissy al top del mercato...per evitare throttling. Siamo sicuri che i dati più recenti delle altre cpu della rece, abbiano ricevuto il medesimo trattamento di favore? E non solo tramite un copia e incolla da rece precedenti con hardware di riferimento anch'esso superato e/o sensibilmente meno prestante?

Comunque sia...è naturale per l'overclocker dotarsi di elementi after market eccelsi, per raggiungere risultati altrimenti impossibili.

In ogni caso...il throttling è collegato in linea diretta ai consumi.

Prendiamo i risultati di HU come veritieri ed assoluti...con maggior difficoltà per AMD, se riuscirà ad implementare con la medesima efficienza di Intel, ciò che BD esprime sulla carta...ci sono speranze che a parità di "favori", BD si fermerà molto oltre i 5.0Ghz...forse anche 6.

Certo...70/80 euro per un dissy prestante...non sono noccioline. Ma innalzano le qualità di nehalem a 4.0Ghz fino ai 5.0ghz di SB.

AMD dovrà davvero non lasciare nulla al caso...per competere adeguatamente, ben oltre il (solo) prezzo invitante.

[Athlon 64 3000+]

Si sa che Llano uscirà dopo Buldozer ma c'è qualcosa che non mi torna.
E' stata fatta una dimostrazione pratica della APU di punta AMD e adesso viene presentato un Wafer,mentre come ben sapete su BD non è stato mostrato niente ufficialmente.
Da quel che ne capisco io mi pare davvero strano.

[blackshard]

Pihippo ti devo correggere:

Originariamente inviato da Pihippo

Quindi il trucco per il branch prediction centra con le risorse aumentate ma ci deve essere qualche altra cosa. Cosa? Non lo so

si scrive c'entra

PS: si scherza ovviamente, non te la prendere, eh! E' l'unica cosa che ti posso correggere

[Pihippo]

Originariamente inviato da blackshard

Pihippo ti devo correggere:



si scrive c'entra

PS: si scherza ovviamente, non te la prendere, eh! E' l'unica cosa che ti posso correggere

Eh guarda che lo so come si parla l' itaGLiano eh! Ci ho andato pure io a scquola
E lo scrivere che mi fotte

[paolo.oliva2]

Originariamente inviato da dany700

con HU si dimostra che SB scala al 100%...in presenza di dissy al top del mercato...per evitare throttling. Siamo sicuri che i dati più recenti delle altre cpu della rece, abbiano ricevuto il medesimo trattamento di favore? E non solo tramite un copia e incolla da rece precedenti con hardware di riferimento anch'esso superato e/o sensibilmente meno prestante?

Comunque sia...è naturale per l'overclocker dotarsi di elementi after market eccelsi, per raggiungere risultati altrimenti impossibili.

In ogni caso...il throttling è collegato in linea diretta ai consumi.

Prendiamo i risultati di HU come veritieri ed assoluti...con maggior difficoltà per AMD, se riuscirà ad implementare con la medesima efficienza di Intel, ciò che BD esprime sulla carta...ci sono speranze che a parità di "favori", BD si fermerà molto oltre i 5.0Ghz...forse anche 6.

Certo...70/80 euro per un dissy prestante...non sono noccioline. Ma innalzano le qualità di nehalem a 4.0Ghz fino ai 5.0ghz di SB.

AMD dovrà davvero non lasciare nulla al caso...per competere adeguatamente, ben oltre il (solo) prezzo invitante.

Secondo me, è un'insieme di cose e di fattori.

SB funzia e bene a frequenze stock ed ha un superbo IPC, in OC il fatto che bisogna potenziare il dissi, beh, mi sembra normale, in ogni caso l'IPC in OC lo conserva meglio di un i7, su questo non c'è dubbio, se poi sia perfettamente lineare o meno, magari ci sarebbe da discutere, ma almeno nei bench non ho visto dei tracolli.

Io do' ragione a te dany700 ma ha ragione pure Cionci... ma se vogliamo tutti e 2 i vostri ragionamenti portano ad una conclusione: BD X4 e X6 deve ALMENO arrivare a clock di 5GHz con turbo compreso, perché (se non scappano fuori sorprese dal lato IPC) solo in questo modo BD può mettere al muro SB, perché se già Intel si potrebbe trovare con un SB X4 a 130W al limite, con un X6 e X8 le cose possono solo peggiorare per Intel.

Insomma, non entriamo nella discussione di quale clock AMD possa avere al max, questo lo scopriremo, ma di per sé AMD avrebbe fatto la più grande idiozia della sua storia se con BD X4-X6 il fatto di limitarlo a 95W non lo rendesse capace di raggiungere ALMENO i 5GHz turbo compreso.

[gi0v3]

Originariamente inviato da paolo.oliva2

Secondo me, è un'insieme di cose e di fattori.

SB funzia e bene a frequenze stock ed ha un superbo IPC, in OC il fatto che bisogna potenziare il dissi, beh, mi sembra normale, in ogni caso l'IPC in OC lo conserva meglio di un i7, su questo non c'è dubbio, se poi sia perfettamente lineare o meno, magari ci sarebbe da discutere, ma almeno nei bench non ho visto dei tracolli.

Io do' ragione a te dany700 ma ha ragione pure Cionci... ma se vogliamo tutti e 2 i vostri ragionamenti portano ad una conclusione: BD X4 e X6 deve ALMENO arrivare a clock di 5GHz con turbo compreso, perché (se non scappano fuori sorprese dal lato IPC) solo in questo modo BD può mettere al muro SB, perché se già Intel si potrebbe trovare con un SB X4 a 130W al limite, con un X6 e X8 le cose possono solo peggiorare per Intel.

Insomma, non entriamo nella discussione di quale clock AMD possa avere al max, questo lo scopriremo, ma di per sé AMD avrebbe fatto la più grande idiozia della sua storia se con BD X4-X6 il fatto di limitarlo a 95W non lo rendesse capace di raggiungere ALMENO i 5GHz turbo compreso.

a meno che non faccia lo stesso discorso di intel, ovvero 95w di tdp stock e 25w di franco per il turbo

[paolo.oliva2]

Ci potrebbe essere un motivo "commerciale" se AMD offrirà BD X4 e X6 volutamente "castrati" in clock/potenza.

Facciamo questo esempio, prendendo spunto da quanto ha affermato Bjt2 tempo addietro, circa il costo produzione 45nm/32nm, cioè che per quanto possa costare in più il 32nm per via dei trattamenti ulteriori, difficilmente potrà arrivare a costare più del doppio (chiaraente considerando yield simili ed a regime):

BD X8 ha una superficie die inferiore di un Thuban, quindi AMD con un prezzo applicato doppio rispetto al Thuban, conserverebbe gli stessi utili.

Quindi...
Thuban circa 200€, BD X8 circa 400€.
Lo stesso ragionamento lo si potrebbe applicare a seguire, quindi un BD X6 potrebbe allinearsi al doppio dei prezzi di un Phenom II X4, ed un BD X4 a meno di un Phenom X4 odierno.

Allora si che ci sarebbe un senso nel "castramento" TDP BD X4 e X6 a 95W, perché COMUNQUE, avrebbero un rapporto TDP/Potenza superiore alla controparte Intel, da considerarsi comunque vantaggiosi.

Ed attenzione... AMD risulta MOLTO più convincente e credibile se comunque ha un prezzo inferiore, che a parità di prezzo ma più potente.

Ed in questa situazione, con un BD X8 entry-level a 400€ 95W, ed un B.E. a 125W sui 500€, praticamente "succhierebbe" qualsiasi persona che vorrebbe potenza ad un costo proporzionale.

Lo so che ho scritto un'ipotesi molto fantasiosa, ma è pur sempre l'unica ipotesi credibile a quella di BD X4 e X6 castrati a 95W non superiori a SB X4 e X6, oppure a quella che un BD X6 a soli 95W possa arrivare a 5GHz...

[capitan_crasy]

Originariamente inviato da greeneye

http://www.semiaccurate.com/2011/01/...afer-pictured/

Grazie per la segnalazione...
Purtroppo non si distingue chiaramente il DIE...

Originariamente inviato da Athlon 64 3000+

Si sa che Llano uscirà dopo Buldozer ma c'è qualcosa che non mi torna.
E' stata fatta una dimostrazione pratica della APU di punta AMD e adesso viene presentato un Wafer,mentre come ben sapete su BD non è stato mostrato niente ufficialmente.
Da quel che ne capisco io mi pare davvero strano.

Non ce niente di strano, fidati...

[gianni1879]

Originariamente inviato da Andrea deluxe

sono passato a 2600k da un i7 920....

l'ho fatto perche' il mio focus sono i giochi....

con i core in piu' non traggo alcun beneficio attualmente e credo anche nell'immediato futuro.

sono sceso da una piattaforma enthusiast a un media proprio per evitare sprechi... e intel e' quella che mi da davvero tutto cio che mi serve:

mobo da oc: 160€
cpu da oc: 300€
ram 8gb da oc: 150€

ho lo sli
ho gli ssd senza limiti
ho performance superiori ad un 980x nei giochi gia' a default (a 4600 non ne parliamo)(in 2way sli vado piu' di qualsiasi cpu sul mercato)


non mi pare di aver speso un capitale....

datemi una sola ragione per vivere delle speranze amd...

e non mi venite a dire che avete tutti 100 server in gestione e che intel e' solo una banale cpu da desktop.....

bene mi spiegate cosa centri in questo thread??

[paolo.oliva2]

Originariamente inviato da gi0v3

a meno che non faccia lo stesso discorso di intel, ovvero 95w di tdp stock e 25w di franco per il turbo

Potrebbe essere, però risulterebbe un problema e non da poco.

Se AMD facesse uguale, un BD X8 dato a 125W ed avente un turbo almeno di +500MHz su tutti i core, che TDP avrebbe? 150W? Inoltre si scontrerebbe su quanto affermato ufficialmente da AMD, cioè la precisa intenzione di non superare i 125W TDP con BD.
Quindi... se un BD X8 non potrebbe sforare, concordo che i 95W potrebbero sforare, ma... se un BD X8 può arrivare a +500MHz su tutti e 8 i core rimanendo nel TDP, un X6 e X4 con 30W di "margine", per quanto possiamo immagine una scalarità non perfetta, un BD X6 potrebbe già arrivare a +700MHz su tutti e 6 i core rimanendo dentro i 95W e non credo sia impossibile +300MHz a questa frequenza con 30W TDP in più.

Un Thuban X6 con dissi stock, da + 400MHz su 3 core lo si può portare a +700MHz su tutti e 6 i core, ed il dissi stock non può dissipare certamente più dei 150W TDP.

Per quanto possiamo essere pessimisti, dubito che il 32nm non possa offrire di meno, anche se le frequenze finali sarebbero superiori.

[marchigiano]

Originariamente inviato da dany700

la maggioranza delle rece su SB sono fotocopie l'una all'altra...cambiano di poco o niente a livello d'impostazione. Nessuna ancora...chiarisce se SB in FULL...scala adeguatamente oltre i 4.0Ghz e soprattutto fino a dove e per quanto tempo! Sarebbe fondamentale saperlo, quale prova inequivocabile su strada della "forza" architetturale, in funzione del consumo nel caso peggiore di utilizzo (che per i più non accadrà mai, e comunque per un piccolo lasso di tempo).

In poche parole mancano le rece rivolte univocamente all'OC che specificatamente verificano i limiti REALI di SB.

Guardo una rece...e rilevo che scala benissimo fino a 4,5Ghz...ne guardo un'altra e mi dice che arriva fino a 5.0...ma che in FULL crolla a 4,1

se la gente non sa cloccare che è colpa di intel? la rece di hwu dimostra chiaramente che scala al 100% fino alla massima frequenza. se lasci il thermal o il power throttling attivo è ovvio che non scala...

ho cloccato giusto ieri un sempron con una mobo da 30€ e pure questa ha l'opzione per disattivare il cpu thermal throttling...

Esattamente come adesso. Un 1100T a 4.0Ghz...consuma come un I7 930 a STOCK.

link prego?

ho trovato questo http://media.bestofmicro.com/4/M/272...inal/Power.png e qualcosa di simile su computerbase...

Originariamente inviato da Pihippo

Ciao
Scusami ma non ho capito la tua domanda. Provo ad interpretare, se sbaglio non linciarmi.
Se intendi il costo della simulazione degli algoritimi di branch prediction, sono costi che rientrano nel R&D dell'azienda, quanto costano non lo so, ma penso che comunque consumano tempo. Se intendi altro, dimmelo

intendevo proprio questo. cioè questo branch prediction non deve essere facile altrimenti l'avrebbero fatto bene anche nel phenom no? si vede che sviluppare ha dei costi e con risorse limitate forse si preferisce dare la priorità a programmi usati negli ambiti più remunerativi...

[bicchiere]

Siete troppo pessimisti su Bulldozer.

Vorrei ricordare che i Sandy Bridge usciti sono i GIOCATTOLINI di Intel per la fascia medio-bassa. Limite di 95W e GPU Integrata.

L'analogo prodotto di AMD, mi sembra chiaro, è LLANO, non Bulldozer.

I processori di Intel SERI (125W, senza GPU Integrata) saranno quelli per socket 2011, ed usciranno a settembre.

Quindi, mi sembra ovvio che BULLDOZER X8 (ma anche X6) a 125W saranno superiori ai SB attuali. Se cosi' non fosse sarebbe ridicolo. Bulldozer dovrà piuttosto competere con i mostri che arriveranno a settembre.

Comunque AMD parte con qualche mese di vantaggio nelle piattaforme "enthusiast" di nuova generazione.

[gi0v3]

http://www.semiaccurate.com/2011/01/...afer-pictured/

[bjt2]

Originariamente inviato da gi0v3

http://www.semiaccurate.com/2011/01/...afer-pictured/

Si vedono chiaramente i 4 moduli con le 4 caches L2 e i 4 blocchi della cache L3...