[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[abbath0666]

quando ci sarà qualche comunicato ufficiale? io avevo sentito qualcosa per novembre..

[capitan_crasy]

Originariamente inviato da abbath0666

quando ci sarà qualche comunicato ufficiale? io avevo sentito qualcosa per novembre..

A novembre ci sarà AMD Financial Analyst Day 2010; storicamente ha sempre rilasciato le sue nuove roadmap...

[Alekz]

Originariamente inviato da capitan_crasy

A novembre ci sarà AMD Financial Analyst Day 2010; storicamente ha sempre rilasciato le sue nuove roadmap...

Al solito toccherà leggermi i commenti sarcastici su "amd che rilascia solo diapositive"

[abbath0666]

come sempre del resto,guarda io spero che questa volta la situazione si capovolga..poi li mi diverto ancora di piu' a leggere certi commenti

[affiu]

Originariamente inviato da abbath0666

come sempre del resto,guarda io spero che questa volta la situazione si capovolga..poi li mi diverto ancora di piu' a leggere certi commenti

non è una questione di speranza ,cioè che le cose si capovolgono,ma la situazione con bulldozer da una parte , e soprattutto APU dall'altra ,tutto sembra che sia un ineluttabile cammino.....

dopotutto ,per quello che si è visto, non ho visto nessun commento al mondo negativo su apu,anche se viene difficile inquadrare cosa si nasconde dietro ad apu

un mistero?semplicemente apu in futuro delineerà un nuovo concetto di ARMONIA,naturalezza e natività senza che il tutto passera come ''fase drammatica''.

è vero che le schede video consumano fino a TDP abbastanza alti, ma questo non significa che non si possa avere trovato un metodo che permetta di fare stare una gpu in un processore;anche perchè altrimenti cosa ci starebbero a fare a promettere che nel 2015 ci sarà un altissimo livello di integrazione.e con che cosa ,con una 545o?

e sarà solo una integrazione max ,o anche di sviluppo(e dunque potenza ulteriore) di apu family?

LA MINIATURIZZAZIONE DI APU non presenta nessun limite fisico associato a potenza,quindi è piu che REALE pensare che piu si scenderà e piu non sarà solo una circa 56oo seris(come paragone di prestazioni) ma di piu (e solo amd lo sa)

INUTILE inventarsi dei limiti,non serviranno ad annebbiare cio che gli occhi vedranno,e se non fosse stata una cosa valevole,delle apu non si sarebbe neanche piu parlato !

[affiu]

edit

[bjt2]

Originariamente inviato da calabar

Anche SB ha quindi FO4 così basso?
Devo essermi perso qualche passaggio... puoi fare un raffronto frequenze/FO4 delle attuali architetture (Pheom II e Nehalem, e magari Core 2) e delle nuove (SB e BD)?

Questo è il link al post:

http://www.amdzone.com/phpbb3/viewto...rt=125#p191287

Però è interessante tutta la discussione.
Sembrerebbe che Nehalem abbia FO4 16-17, SB potrebbe averlo addirittura più basso e BD dovrebbe avere 18, contro 17 del Power PC...

EDIT: per rispondere completamente alla tua domanda, bisognerebbe vedere il max OC ad aria delle varie architetture...

[bjt2]

Originariamente inviato da capitan_crasy

AMD prevedeva da roadmap la compatibilità del socket AM3 su Bulldozer, la quale è basato sul socket AM3+.
Per evitare ritardi, penalizzazioni alle prestazioni finali e un rialzo del costo finale AMD ha preferito interrompere la ricerca della compatibilità sul socket AM3...
Una scelta sofferta ma sicuramente giusta visto che il gioco non vale la candela...
Clicca qui...



Io parlo di supporto nativo, cioè senza l'intervento di BIOS o qualche altra diavoleria di origine proprietaria...

Non è proprio supporto BIOS. Se proprio vogliamo dirla tutta, i registri interni delle CPU anche più vecchie, come i primi Phenom II, danno la possibilità di inserire qualsiasi moltiplicatore nella forma x/y con x da 1 a 32 e y da 1 a 8. Questo vuol dire che è teoricamente possibile settare via software anche delle DDR2 a 6 GHz (!) ... Il limite lo da il produttore del BIOS anche in base al segmento di mercato e al costo della MB. Già adesso è possibile portare le DDR3 anche a 2133 e oltre. Solo i produttori della MB non espongono questa possibilità per vari motivi... Ma se si moddasse un BIOS... Sarebbe possibile farlo senza alcuna modifica hardware o tecnologia proprietaria... i registri si possono modificare anche a windows avviato... Solo che i valori probabilmente verrebbero presi solo a controller RAM non inizializzato, perchè si devono rifare tutte le calibrazioni. Ecco perchè la velocità RAM è una delle cose che non si può modificare a sistema avviato. Ed ecco anche perchè l'OC dinamico non si fa tramite BUS: le RAM sono state tarate al BOOT per quella frequenza e non tollerano grossi scostamenti...

[paolo.oliva2]

Originariamente inviato da bjt2

Sembrerebbe che Nehalem abbia FO4 16-17, SB potrebbe averlo addirittura più basso e BD dovrebbe avere 18, contro 17 del Power PC...

Con FO4 ma con il parametro seguente in un range da 15 a 18, si va ad incidere anche sul TDP del resto del core? Perché avevo letto che SB introduceva dei "rilassamenti" sui vari timing. Potrebbe essere anche per questo il TDP migliore in SB?

[bjt2]

Originariamente inviato da paolo.oliva2

Con FO4 ma con il parametro seguente in un range da 15 a 18, si va ad incidere anche sul TDP del resto del core? Perché avevo letto che SB introduceva dei "rilassamenti" sui vari timing. Potrebbe essere anche per questo il TDP migliore in SB?

Con un FO4 inferiore puoi usare un Vcore più basso per la stessa frequenza operativa... Vcore più basso significa anche minore leackage...

[paolo.oliva2]

Originariamente inviato da bjt2

Per dire una parola definitiva sul confronto tra i processi produttivi INTEL vs AMD, vorrei esplicitare e completare il discorso accennato da Cionci...

Noi abbiamo da una parte una architettura (SB) che ad aria arriva a 4.9 GHz, ma è una architettura a 17 FO4 (quindi relativamente "veloce" ) che consente, a parità di tutto, anche di usare un Vcore più basso (e questo aiuta ENORMENTE INTEL visto il leackage spaventoso: fare una architettura a FO4 23 come quella AMD sarebbe stato impossibile per INTEL, infatti si vede bene ITANIC/ITANIUM che fine ha fatto... E' un processore VLIW a pochissimi stadi pipeline che arrivava max a 1.6 GHz... probabilmente aveva un FO4 alto...). Consideriamo poi che il SB è costruito con processo 32nm, HKMG, ha elevato power gating... Invece il Thuban: 23 di FO4, nessuno o limitato power gating, 45nm senza HKMG e raggiunge, ad aria, oltre 4 GHz su 6 cores... Con 4 non oso pensare... Aggiungiamo i 32 nm, l'HKMG e il FO4 a 17 e pensiamo a quanto potrebbe salire bulldozer... Abbiamo già un anteprima data dal power 7 che raggiunge i 4.25 GHz stock a 45nm senza HKMG... E' ragionevole pensare che in OC ad aria possa arrivare anche ai 4.6-4.7 GHz. Aggiungiamo i 32nm, HKMG e, forse, l'ultra low k... E pensiamo a dove potremmo arrivare...

Potrebbe esserci una coincidenza tra lo step ulteriore di Llano e i tempi di BD all'inizio più "lunghi" magari perché low-k?

Credo che per una FAB, che già avrebbe complicazioni a prevedere Llano con diverse soluzioni di APU, aggiungerci anche uno sdoppiamento per catene solo HKMG e HKMG+low-k...
Se già BD fosse stato previsto con low-k, sarebbe coerente con step ulteriore Llano per adeguarlo al silicio BD...

Inoltre, con GF che ha anticipato i tempi del 22nm di quasi 1 anno (dal finire 2013 praticamente a fine 2012), non avrebbe senso uscire in marzo 2011 con un 32nm HKMG e, teoricamente, dopo 12 mesi, a marzo 2012 con un low-k quasi a ridosso del 22nm... Avrebbe un senso rifare la taratura di tutti i film dei proci per 6 mesi di tempo?

[paolo.oliva2]

Originariamente inviato da bjt2

Con un FO4 inferiore puoi usare un Vcore più basso per la stessa frequenza operativa... Vcore più basso significa anche minore leackage...

Quindi il miglioramento di SB nel TDP è più derivante da un'adattatura dell'architettura nella ricerca del minor TDP possibile che un miglioramento del silicio di sé per sé. Ecco perché la differenza di tempi da SB X4 a X6-X8... Devono cercare di abbassare l'FO4 ancora di più.

[calabar]

Originariamente inviato da paolo.oliva2

Quindi il miglioramento di SB nel TDP è più derivante da un'adattatura dell'architettura nella ricerca del minor TDP possibile che un miglioramento del silicio di sé per sé. Ecco perché la differenza di tempi da SB X4 a X6-X8... Devono cercare di abbassare l'FO4 ancora di più.

Abbassare il Fo4 significherebbe cambiare architettura, cosa che vedo impossibile per Sandy Bridge e piuttosto difficile per Ivy Bridge (che rappresenta una fase di Tick).

[Ren]

Quindi il miglioramento di SB nel TDP è più derivante da un'adattatura dell'architettura nella ricerca del minor TDP possibile che un miglioramento del silicio di sé per sé. Ecco perché la differenza di tempi da SB X4 a X6-X8... Devono cercare di abbassare l'FO4 ancora di più.

I miglioramenti penso siano per lo più riconducibili alla trace-cache che spegne i decoder per più tempo possibile ed alla maturazione fisiologica del 32nm intel.

Sinceramente non conosco dettagli che fanno supporre un aumento degli stadi della pipeline, ma tutto è possibile. La variazione del FO4 si può ottenere anche da un miglioramento di un singolo stadio della pipeline che fa da collo di bottiglia.

Comunque come ha ribadito calabar variare gli stadi della pipeline di un architettura richiede una pianificazione molto lunga, quindi modifiche repentine sono da escludere categoricamente.

[paolo.oliva2]

capito.
Se SB X4 uscirà agli inizi 2011 e SB X6-X8 a fine 2011... comunque c'è un tot di tempo e comunque non c'è uno straccio di sample (mi sembra) per un SB X6-X8, mentre, al contrario, di SB X4 li abbiamo visti da un tot.
Può anche darsi, visto che comunque la L3 di SB è variabile in base al numero dei core (in BD è costante), dovendo modificare determinate cose e visto che ci vorrebbe quasi 1 anno di più... non dico che l'FO4 sarà certamente modificato, ma comunque... come dire... potrebbe essere compatibile almeno con i tempi.

In teoria... (non mettiamola con chi l'ha più lungo, però...), SE BD pompa, comunque Intel deve per forza ottenere il max, che sia sul 32nm o sul 22nm, che sia per un di più marcato o minimo o uguale, DEVE comunque cercare di ottenere il massimo.

Se anche IVY rappresenterebbe il Tick, per Intel non è che sia un prb cercare un TDP inferiore per aumentare il clock e quindi prestazioni, anche in base al progetto X10. Premetto, per essere chiaro... se AMD con il Phenom II fosse stato competitivo con gli i7 X4, il Thuban non si sarebbe nemmeno visto, di conseguenza, sempre parlando di supposizione, se AMD riuscisse nel BD X8 a clock alti e magari in corso un BD X10 sempre a clock relativamente alti, la contromossa Intel, visto che dal punto di vista IPC è difficile aumentare considerevolmente già l'ECCEZIONALE (e non lo dico con ironia) IPC dell'i7, per via del TDP, a me sembra che la variazione dell'FO4 potrebbe essere la più ragionevole sul punto di vista investimento... Quindi un SB X6-X8 con FO4 variato, su base 32nm, sarebbe comunque compatibile con il tick dello stesso procio sul 22nm.

[bjt2]

Originariamente inviato da paolo.oliva2

Potrebbe esserci una coincidenza tra lo step ulteriore di Llano e i tempi di BD all'inizio più "lunghi" magari perché low-k?

Credo che per una FAB, che già avrebbe complicazioni a prevedere Llano con diverse soluzioni di APU, aggiungerci anche uno sdoppiamento per catene solo HKMG e HKMG+low-k...
Se già BD fosse stato previsto con low-k, sarebbe coerente con step ulteriore Llano per adeguarlo al silicio BD...

Inoltre, con GF che ha anticipato i tempi del 22nm di quasi 1 anno (dal finire 2013 praticamente a fine 2012), non avrebbe senso uscire in marzo 2011 con un 32nm HKMG e, teoricamente, dopo 12 mesi, a marzo 2012 con un low-k quasi a ridosso del 22nm... Avrebbe un senso rifare la taratura di tutti i film dei proci per 6 mesi di tempo?

Dalle vecchie roadmap ai tempi che ancora si usava il 65nm, risultava che il low k era dato per certo a 32nm (assieme al HKMG). Il low-k era dato per probabile a 45nm e l'HKMG improbabile per il 45nm, cosa che poi è avvenuta...

[bjt2]

Originariamente inviato da paolo.oliva2

Quindi il miglioramento di SB nel TDP è più derivante da un'adattatura dell'architettura nella ricerca del minor TDP possibile che un miglioramento del silicio di sé per sé. Ecco perché la differenza di tempi da SB X4 a X6-X8... Devono cercare di abbassare l'FO4 ancora di più.

Se il FO4 del SB è minore di quello del NH, allora questo giustifica il clock maggiore... Ma non dimentichiamoci che SB è a 32nm...

[bjt2]

Intanto sto leggendo post interessanti di dresdenboy su AMDZone...

http://www.amdzone.com/phpbb3/viewto...t=1325#p192095

In sostanza l'IPC del BD potrebbe essere anche del 14% superiore al K10 e il clock turbo più del 30% in più di quello base (i conti tornano quasi: se il clock base fosse 4GHz significherebbe anche 5.2GHz di clock turbo...)

Continuo a leggere...

[bjt2]

Originariamente inviato da bjt2

Intanto sto leggendo post interessanti di dresdenboy su AMDZone...

http://www.amdzone.com/phpbb3/viewto...t=1325#p192095

In sostanza l'IPC del BD potrebbe essere anche del 14% superiore al K10 e il clock turbo più del 30% in più di quello base (i conti tornano quasi: se il clock base fosse 4GHz significherebbe anche 5.2GHz di clock turbo...)

Continuo a leggere...

Llano potrebbe avere un IPC molto vicino al Nehalem. Secondo Dresdenboy e mmarq, si stima che si possa avere anche oltre il 10% di IPC contro il K10. Aggiungete un clock e un turbo notevolmente più alto e fate i conti... (a parte l'IPC erano più o meno le previsioni che feci io).
Cosa nuova sembra che la frase detta da JF che l'IPC di bulldozer sarà superiore alla precedente generazione INCLUDA Llano e quindi da questo scaturisce il 12-17% di IPC in più rispetto al K10...

[Athlon 64 3000+]

Proprio ieri mio cugino(non scherzo) ha deciso di vendermi il suo 1090T(dandogli il 955 C3 più soldi) e con questo processore rischio di trovarmi completamente saltati i piani per Llano o Buldozer in versione quad core visto che uso il pc prevalentemente per giocare.