[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[calabar]

Originariamente inviato da The3DProgrammer

no aspe, vediamo se ho capito cio' che intendi: prendiamo un core BD che supponiamo senza CMT, poi prendiamo un modulo BD con CMT, e su entrambi eseguiamo la stessa applicazione single thread ALU intensive: secondo te nel caso 2 andrebbe il 20% + lenta che nel caso uno?

Una cosa del genere, ma per capirci meglio, poniamo l'esempio in questi termini:
Abbiamo un task multithread perfettamente parallelizzabile da eseguire su due processori:
- uno composto da un modulo BD con CMT
- uno composto da due core completi di BD (senza CMT)
Nel primo caso avresti un calo del 20% nelle prestazioni.

Il 20% naturalmente è una stima media, dipende dal task in questione.

[deidara80]

7 ottobre RAGE
2 novembre Battlefield 3
11 novembre The Elder Scrolls V: Skyrim


secondo voi farà in tempo amd?
di solito quali sono le tempistiche tra presentazione e disponibilità effetiva nei negozi?
io per battlefield 3 vorrei avere un pc nuovo.

[Jean240]

Originariamente inviato da deidara80

7 ottobre RAGE
2 novembre Battlefield 3
11 novembre The Elder Scrolls V: Skyrim


secondo voi farà in tempo amd?
di solito quali sono le tempistiche tra presentazione e disponibilità effetiva nei negozi?
io per battlefield 3 vorrei avere un pc nuovo.

Per quelle date spero proprio di si!!!!

[calabar]

Originariamente inviato da Veradun

I due core di un modulo hanno certe prestazioni perché progettati in un certo modo, il fatto che il secondo sia attivo o meno non cambia le prestazioni del singolo core non cambia le prestazioni in peggio, ma più facilmente in meglio a causa dell'esclusività delle risorse condivise.

Ecco, direi che è questo il punto in cui secondo me sbagli.
Il compromesso che si ha con CMT è una logica che deve servire due core. Quando li serve entrambi deve suddividere la sua capacità di fornire le operazioni ai core (perchè il suo throughput è sempre lo stesso, che serva uno o due core), e questo provoca il calo di prestazioni quantificato nel -20% (nell'approssimazione di cui abbiamo parlato sopra).

Vorrei far notare che se non fosse così il progetto BD perderebbe moltissimo del suo appeal. É proprio la possibilità di usare le risorse condivise su un singolo core aumentando l'ipc quando per i task poco parallelizzati a rendere questa architettura vincente.
Altrimenti non avrebbe senso la scelta fatta con il CMT, che a causa di quel -20% stimato da AMD, condannerebbe BD ad essere sempre molto inferiore alla concorrenza (che non ha questo handicap) nella applicazioni single thread, seppure magari efficiente in quelle multithread, mantenendo quello che è ora il difetto principale dei k10 rispetto alla concorrenza.

Originariamente inviato da Veradun

Quello che non afferri è che la prima e la seconda questione riguardano entrambe le scelte architetturali. L'IPC è quello di una architettura, ed in questo è già considerata qualunque perdita prestazionale dovuta a scelte di privilegiare altro (die size, per esempio). Quindi nell'ipotesi che l'IPC sia lo stesso del K10, non c'è da moltiplicare per nessun 80%, perché fa già parte dell'architettura.

In base a quanto detto sopra, quindi, è sbagliata anche questa considerazione.
Ossia... l'utente che ha fatto i calcoli che sono il pomo della discordia, ha supposto un IPC identico nelle applicazioni single thread.
Quindi è ovvio che nel momento in cui si utilizzino tutti i core dei moduli, sia necessario applicare quel -20%.
E da li nasce tutto il ragionamento.

[phicrand_6358]

Originariamente inviato da calabar

Quindi è ovvio che nel momento in cui si utilizzino tutti i core dei moduli, sia necessario applicare quel -20%.
E da li nasce tutto il ragionamento.

aridaje...
è proprio questo che si contesta...
AMD non ha dichiarato assolutamente sto fatto... è una vostra interpretazione che definire opinabile è anche riduttivo...

[calabar]

Originariamente inviato da phicrand_6358

aridaje...
è proprio questo che si contesta...
AMD non ha dichiarato assolutamente sto fatto... è una vostra interpretazione che definire opinabile è anche riduttivo...

Questo è vero.
Ma è un'interpretazione che su questo topic nessuno ha mai contestato da quando sono emerse le prime specifiche sull'architettura.
Anche perchè basata su un ragionamento logico: AMD ha dichiarato che il calo di prestazioni è dovuto alla condivisione di risorse. Nel momento in cui il secondo core del modulo è inattivo, non c'è nulla da condividere e non c'è più motivo per quel calo.

E aggiungo, se così non fosse, gli ingegneri AMD si sarebbero bevuti il cervello, eliminando uno dei principali vantaggi di un'architettura di questo tipo.
Prima vanno a dire che SMT non è una buona tecnologia perchè in certi contesti fa perdere prestazioni, poi ne implementano una loro che invece fa perdere il 20% in TUTTE le condizioni. La cosa è senza senso.

[calabar]

Originariamente inviato da Veradun

Non e' che mi sbaglio, lo ha detto AMD. [...]
L'80% e' rispetto ad un'architettura ipotetica che non esiste, non c'e' nessun 80% da applicare a niente per fare delle simulazioni dei poveri [...]

Veramente AMD non ha mai specificato nulla del genere.
Inoltre sei davvero sicuro che tale situazione non sia invece simulabile, anche se non in maniera precisa, semplicemente mettendo a dormire un core nel modulo? Sicuro che BD non lo permetta?

Io credo che lo sia, e che BD potrà in questo modo avere prestazioni interessanti in single thread.
Se così non fosse, ripeto, sarebbe fallimentare, perchè non risolverebbe il problema maggiore che hanno ora i k10 rispetto ai processori della concorrenza: prestazioni deludenti in ST.

[paolo.oliva2]

Originariamente inviato da calabar

Ancora NO, l'x8 con CMT ha un die più piccolo di un BD x6 con 6 core completi. Se non sbaglio AMD dichiarava che un modulo CMT aveva una dimensione superiore del 12% rispetto ad un core completo.
Quindi avremo un 1x6 = 60 (6 core completi) contro 1,12x4 = 4,48 (4 moduli CMT, ossia 8 core).
La conclusione sarebbe comunque un BD fallimentare, ma per altri motivi

PS: la comparazione sarebbe da fare con i 6 core thuban, ma in questo caso non abbiamo dati per farla. Possiamo però chiudere un occhio e supporla identica visto l'identico ipc single core che era la premessa del ragionamento.

Aspetta, non facciamo una confusione inutile, lasciamo perdere il discorso confronto con il Thuban.

Il discorso io l'ho precisato sul guadagno di avere 8 core al posto di 6 core e mi hai postato che un 8 core guadagnerebbe solamente il 7% sul 6 core per calcoli fatti da altri.

Il costo di produzione di un BD X6 nativo rispetto ad un BD X8 nativo non ha nulla a che vedere con il CMT di BD nei confronti del Thuban, ma rimane sempre valido tra un CMT X6 ed un CMT X8.

Detto papale... valutando che MC, I/O ed altro sono fissi indipendentemente dal numero dei core, un BD X8 avrebbe 2 core, 1MB di L2, 2MB di L3 che aumenterebbero il costo produzione (superficie silicio quindi die a wafer e aumento delle possibilità di scarto per transistor fallati), mettiamo solamente del 25%.
Ora... chi aumenterebbe i costi del 25% con aumenti prestazionali solamente del 7% quando questo guadagno sarebbe già ottenibile dalla frequenza più alta perché sicuramente un X6 avrebbe il 7% in meno di TDP rispetto ad un X8? BD X8 125W TDP 3,6/4,2GHz, un BD X6 nativo non penso che avrebbe problemi ad essere 3,850/4,5GHz (+7%) e rientrare nei 125W TDP.

Io ti ho solo fatto vedere che con Cinebench si guadagna il 50% da un X4 ad un X6 e che quindi, comunque, il discorso CMT non incide nel mio ragionamento, in quanto già un BD X6 è composto da 3 moduli, quindi il valore ottenuto da 3 moduli di MT rispecchierà papale papale la linea con il 4° modulo. Se poi vogliamo fare il confronto con il Thuban, sarebbe ipotizzabile che questo guadagna il 50%, un BD 6 da un X4 il 50% -20% teorizzato da AMD, quindi sarebbe il 40%. Proiettandolo su BD, ammesso che il ragionamento CMT si applichi, da un teorico +33% si passerebbe a 33% -20% = 26% e rotti, ma comunque sempre piuttosto distanti dal 7%.

Poi tutto ciò sarà ampiamente verificabile, in quanto mi rendo disponibile a fare tutti i test quando avrò BD, disabilitando 1 o più moduli.

P.S.
Poi, tra parentesi, rifletto anche su un altro punto che è in contrasto con quanto dici. Ti ricordi quando discutevamo di far "lavorare" 1TH a modulo supponendo che così un 4 moduli potesse operare con 4TH senza il calo di CMT? JF aveva risposto che BD "rendeva" comunque meglio con il discorso di 2 TH a modulo. Ora... basta fare questa riflessione: un BD X8 lavora a 3,6GHz con 4 moduli e 4,2GHz con 2 moduli. Ora... se noi facessimo lavorare 4 TH su 4 moduli (cioè 1 TH a modulo), rinunceremmo alla frequenza Turbo che è di 600MHz, a favore di 2 moduli con 4 TH con 600MHz di frequenza superiore. Se noi applicassimo il -20% per il CMT, cosa otterremmo? Che i core dovrebbero lavorare ad una frequenza maggiore del 20% per confermare il -20% del CMT, e per confermare quanto detto da JF da 3,6GHz si dovrebbe passare ad almeno 4,340GHz per ottenere unaparità ed almeno 4,4-4,5GHz per essere vantaggioso. A questo punto mi sembra chiaro che il discorso 20% o è sbagliato, oppure le frequenze turbo dovrebbero essere maggiori. Visto che ormai i +600MHz del turbo sembrano confermati... mi sembra chiaro che la teoria del -20% debba necessariamente essere differente, presumibilmente AMD avrà attuato cambiamenti/ottimizzazioni agli ES B0 di dicembre 2010, visto che comunque quel 20% era stato tirato fuori in quel periodo.

Vedi, io concordo che senza avere dati precisi tutto è discutibile, ma non vedo il motivo per il quale tutto debba essere necessariamente visto verso il basso. Fino ad ora tutto quanto era negativo è puntualmente caduto, vedi frequenze basse e tanto altro. Mi sa che anche altri presupposti negativi svaniranno.

Edit
Comincio a capire come sia scappato fuori quel +7%. Per me hanno ipotizzato una perdita del 20% ogni 2 core tra BD a Thuban, quindi 4 moduli BD, 8 core, perderebbe il 20% ogni modulo, arrivando al fatto che 4 moduli perderebbero l'80% di 8 core stile Thuban, e quindi da qui il 7% ipotizzato. Ma questo fa acqua da tutte le parti, perché parte già dal presupposto che BD abbia un IPC uguale a quello del Phenom II e che quindi AMD avrebbe investito soldi e tempo in questi 5 anni unicamente per progettare un procio con meno transistor e meno TDP aumentando unicamente il numero totale dei core. Mi sembra una vaccata pazzesca.... Al più il CMT perde il 20%, ma questo è tutt'altra storia rispetto all'IPC di BD e quindi ad un teorico BD non CMT e BD CMT, ma nulla a che vedere tra BD e Thuban.

[Spitfire84]

http://www.bit-tech.net/news/hardwar...he-next-week/1

[calabar]

Originariamente inviato da paolo.oliva2

Il costo di produzione di un BD X6 nativo rispetto ad un BD X8 nativo non ha nulla a che vedere con il CMT di BD nei confronti del Thuban, ma rimane sempre valido tra un CMT X6 ed un CMT X8.

Vedo che non ci capiamo.
Il famoso "+7%" dell'esempio era relativo ad un BD x8 con CMT nei confronti di un x6 senza CMT.
Che sia un x6 thuban o un x6 BD non CMT non importa, dato che stavamo assumendo che avessero ipc identico.
Poniamo però che, come dici tu, si tratti appunto di un x6 BD non CMT, dato che conosciamo l'incremento di dimensione del modulo (dichiarato da AMD) e questo permette il confronto.

Rimane il fatto che il BD x8 CMT dovrebbe occupare meno area del BD x6 non CMT, ed è ciò che dovrebbe rendere il primo conveniente (uso il condizionale perchè non ricordo esattamente a cosa fosse riferito quel 12%).

[Claudio-x64]

Originariamente inviato da Veradun
Non e' che mi sbaglio, lo ha detto AMD. [...]
L'80% e' rispetto ad un'architettura ipotetica che non esiste, non c'e' nessun 80% da applicare a niente per fare delle simulazioni dei poveri [...]

Anch'io ho letto questa cosa da un post di JF su XS.

Inoltre sei davvero sicuro che tale situazione non sia invece simulabile, anche se non in maniera precisa, semplicemente mettendo a dormire un core nel modulo? Sicuro che BD non lo permetta?

non credo sia mai stato specificato questo

[calabar]

Originariamente inviato da Claudio-x64

non credo sia mai stato specificato questo

No, ma neanche il contrario
JF si riferiva alle prestazioni complessive (in multithreading) quando ha tirato fuori quella percentuale.
L'architettura condivisa di BD ha fatto dedurre a molti (non sono il solo a pensarla così, basta rileggere le ultime centinaia di pagine di questo topic) che tale calo fosse imputabile esclusivamente ad una situazione in cui entrambi i core cmt venivano utilizzati.
Un calo generalizzato dell'ipc single thread del 20% sarebbe assolutamente deleterio.

[Claudio-x64]

Originariamente inviato da calabar

No, ma neanche il contrario
JF si riferiva alle prestazioni complessive (in multithreading) quando ha tirato fuori quella percentuale.
L'architettura condivisa di BD ha fatto dedurre a molti (non sono il solo a pensarlo così, basta rileggere le ultime centinaia di pagine di questo topic) che tale calo fosse imputabile esclusivamente ad una situazione in cui entrambi i core cmt venivano utilizzati.
Un calo generalizzato dell'ipc single thread del 20% sarebbe assolutamente deleterio.

Sono d'accordo su tutto, e spero in quello in grassetto.

[Claudio-x64]

Spitfire84
http://www.bit-tech.net/news/hardwar...he-next-week/1

Secondo me, aspettavano l'insediamento del nuovo CEO.

[paolo.oliva2]

Originariamente inviato da calabar

Vedo che non ci capiamo.
Il famoso "+7%" dell'esempio era relativo ad un BD x8 con CMT nei confronti di un x6 senza CMT.
Che sia un x6 thuban o un x6 BD non CMT non importa, dato che stavamo assumendo che avessero ipc identico.
Poniamo però che, come dici tu, si tratti appunto di un x6 BD non CMT, dato che conosciamo l'incremento di dimensione del modulo (dichiarato da AMD) e questo permette il confronto.

Rimane il fatto che il BD x8 CMT dovrebbe occupare meno area del BD x6 non CMT, ed è ciò che dovrebbe rendere il primo conveniente (uso il condizionale perchè non ricordo esattamente a cosa fosse riferito quel 12%).

Veramente non ci capiamo....

Ribalto con questa domanda. Quanto renderà di più un BD CMT X8 rispetto ad un BD CMT X6 in MT? Concordi che sarà più del 7% o no?

[digieffe]

Originariamente inviato da phicrand_6358

no... cosi assegni a BD un IPC inferiore del 20% in MT rispetto a Thuban, cioè secondo i tuoi conti
IPC ST=Thuban
IPC MT=Thuban - 20%
il che non può essere
in pratica tu assegni una penalità del 20% quando BD usa tutti i core...

ricordo che l'efficienza del famoso 80% si riferiva solamente rispetto allo stesso processore ma costruito senza logica condivisa ma esclusiva, quindi non è applicabile a confronti con altre cpu sul mercato

tipo come dire "con lo zaino pieno addosso salto la metà", ma la metà di quanto salto io potrebbe pure essere il doppio di quanto saltano gli altri...

Sono d'accordo con te, infatti impostare l'ipc di BD uguale al Thuban era solo una ipotesi...
fatto sta che BD nell'utilizzo di un modulo completo, ha un calo del 20% di throughput rispetto al doppio dell'ipc del singolo core (dello stesso BD)
Poi per ovviare a questa penalità di throughput (soprattuto rispetto al thuban) hanno alzato il clock e l'ipc... e quindi a meno di un fail (nel quale non credo) BD sarà sempre superiore a Thuban in ipc (ST) e Throughput (MT)

Originariamente inviato da calabar

Esatto, e questo sarebbe il risultato se l'ipc per un task single thread di BD e del k10 fossero uguali, perchè quella (-20%) è la perdita prestazionale che AMD ha valutato per l'utilizzo del CMT.
Ricorda che i core del k10, per quanto ormai vecchi, lenti e tutto quello che vuoi, sono core senza elementi condivisi che ne limitano le prestazioni in multithread (ossia quando, con BD, si utilizzano entrambi i core del modulo e le parti condivise devono occuparsi di due core).

Appunto se gli ipc fossero uguali...

Originariamente inviato da The3DProgrammer

[...]

Il ragionamento da fare alla fine pero' è anche sull'area occupatanel die: Ricordiamoci che un BD 4 moduli è grosso solo il 12% (era il 12 o altro?) in + di un ipotetico BD 4 core senza CMT, quindi nettamente + piccolo di un altro ipotetico BD con 8 core senza CMT

infatti se BD manterrà fede a quanto detto da AMD dovrebbe esseci una grossa convenienza... (per loro )
anche se personalmente il chip mi sembra un pò grande 315mm^2 per un (4 core+12%), sarà tutta quella cache L2 (8MB) + altri 2MB di L3, sarà il silicio non pronto... mah

Originariamente inviato da paolo.oliva2

Infatti... quoto.

Praticamente se applicassimo questo -20% non lo applicheremmo ad un BD stile Phenom II ma ad un BD stile modulo, ma facendo così, è come se parlassimo che BD avrà una diminuzione del 20% di IPC rispetto al Phenom II.

Siccome AMD ha più volte detto che BD avrà un IPC superiore rispetto al Phenom, al più il ragionamento sarebbe che BD perderebbe un -20% rispetto al suo vantaggio per la logica del modulo e non -20% rispetto al Phenom.

qui si continua a confondere l'ipc che è relativo al singolo core con il throughput che è relativo a tutti i core:
se non fissiamo un linguaggio comune sarà facile non intendersi mai, non vanno bene i termini che ho scritto? va bene, decidiamone un paio in modo convenzionale e facciamo riferimento ad essi

...quindi AMD ha detto che avrà un ipc più alto, se lo ha detto sarà cosi...
IPOTIZZIAMO un +X% di ipc: un singolo core di un modulo sarà a parità di clock il +X% più veloce di un core Thuban, ok?
questo però non vuol dire che un modulo con entrambi i core sotto carico sia +X% più veloce di 2 core Thuban, ma +X% -20% (?).

Originariamente inviato da paolo.oliva2

A prescindere da questo, mi sembra chiaro che se un BD X8 concedesse margini minimi su un BD X6 la stessa logica di aumentare il numero dei core di un procio non varrebbe la spesa superiore, per cui i guadagni chiaramente saranno variabili rispetto al programma utilizzato, ma si deve comunque prendere atto che vi sono programmi in cui il guadagno è lineare al numero dei core e di conseguenza si potrebbe arrivare "fino al" +33%, specialmente anche sul fatto che la stessa architettura prevederebbe già un X10 e chissà se un X12 strada facendo.

Un BD X8 sarà "teoricamente" il 33% più veloce di un BD X6 (a patto che quest'ultimo utilizzi solo 3 moduli)

Originariamente inviato da The3DProgrammer

e invece sta proprio qua il punto. Perchè se un BD x8 CMT concedesse margini minimi su un ipotetico BD X6 puro (senza CMT) sarebbe comunque un guadagno enorme visto che effettivamente un BD x8 CMT è poco + grosso di un quadcore. E proprio il motivo per cui hanno introdotto CMT, e non creato qualcosa di simile a SMT o aggiunto semplicemente nuovi core

quoto, anche se al momento sono comunque perplesso per le dimensioni...

Originariamente inviato da phicrand_6358

a me pare l'unico che ha capito il ragionamento mio...

assegnare il meno 20% di IPC in MT rispetto a quello in ST alla stessa CPU mi sembrano "i cunti ra ricuttara"...

può essere che abbia capito male quanto dichiarato da JF?
vado a ritrovare il post

Originariamente inviato da Veradun

No. Quella è la perdita prestazionale che un singolo core ha subito a causa della progettazione con risorse condivise rispetto alla prestazione che avrebbe avuto se fosse stato progettato senza la condivisione.



http://blogs.amd.com/work/2010/08/30...%80%93-part-2/

Ciao, mi fa piacere rivederti, vediamo qualora tu ne abbia voglia se riusciamo ad intenderci
Preciso che appena finito di rispondere leggerò il link da te postato (è già troppo lungo questo post da tenerlo in sospeso).

Da quanto tu affermi, ed immagino sia citato nel link, si potrebbe allora supporre che con la progettazione CMT NON ci siano perdite di prestazioni tra l'utilizzare solo un core del modulo o due?
ma queste perdite ci sarebbero state solo rispetto ad una progettazione non CMT?

[calabar]

Originariamente inviato da paolo.oliva2

Ribalto con questa domanda. Quanto renderà di più un BD CMT X8 rispetto ad un BD CMT X6 in MT? Concordi che sarà più del 7% o no?

In questo caso direi, supponendo uno scaling perfetto sul numero dei core (situazione che sappiamo non essere la norma), che l'incremento sarebbe banalmente del 25%... ahem 33%.

Originariamente inviato da digieffe

(riferito al post di Veradun)
Da quanto tu affermi, ed immagino sia citato nel link, si potrebbe allora supporre che con la progettazione CMT NON ci siano perdite di prestazioni tra l'utilizzare solo un core del modulo o due?
ma queste perdite ci sarebbero state solo rispetto ad una progettazione non CMT?

Direi che lui intendeva che non avresti vantaggi con l'ipc usando un solo core del modulo rispetto all'usarne due.
Afferma cioè che l'architettura CMT causa una perdita (media stimata) del 20% sempre, anche usando un solo core del modulo (cosa che secondo lui non avverrà perchè piuttosto BD spegnerà gli altri moduli per risparmiare corrente e salire di frequenza).
Io non sono d'accordo, e ovviamente spero che si sbagli

[marchigiano]

Originariamente inviato da calabar

Direi che lui intendeva che non avresti vantaggi con l'ipc usando un solo core del modulo rispetto all'usarne due.
Afferma cioè che l'architettura CMT causa una perdita (media stimata) del 20% sempre, anche usando un solo core del modulo (cosa che secondo lui non avverrà perchè piuttosto BD spegnerà gli altri moduli per risparmiare corrente e salire di frequenza).
Io non sono d'accordo, e ovviamente spero che si sbagli

jf diceva che conviene usare 2 thread su un modulo piuttosto che un thread su due moduli perchè possono sfruttare la L2 condivisa

poi se è vero non lo so

[Ares17]

Originariamente inviato da digieffe

Sono d'accordo con te, infatti impostare l'ipc di BD uguale al Thuban era solo una ipotesi...
fatto sta che BD nell'utilizzo di un modulo completo, ha un calo del 20% di throughput rispetto al doppio dell'ipc del singolo core (dello stesso BD)
Poi per ovviare a questa penalità di throughput (soprattuto rispetto al thuban) hanno alzato il clock e l'ipc... e quindi a meno di un fail (nel quale non credo) BD sarà sempre superiore a Thuban in ipc (ST) e Throughput (MT)




Appunto se gli ipc fossero uguali...




infatti se BD manterrà fede a quanto detto da AMD dovrebbe esseci una grossa convenienza... (per loro )
anche se personalmente il chip mi sembra un pò grande 315mm^2 per un (4 core+12%), sarà tutta quella cache L2 (8MB) + altri 2MB di L3, sarà il silicio non pronto... mah




qui si continua a confondere l'ipc che è relativo al singolo core con il throughput che è relativo a tutti i core:
se non fissiamo un linguaggio comune sarà facile non intendersi mai, non vanno bene i termini che ho scritto? va bene, decidiamone un paio in modo convenzionale e facciamo riferimento ad essi

...quindi AMD ha detto che avrà un ipc più alto, se lo ha detto sarà cosi...
IPOTIZZIAMO un +X% di ipc: un singolo core di un modulo sarà a parità di clock il +X% più veloce di un core Thuban, ok?
questo però non vuol dire che un modulo con entrambi i core sotto carico sia +X% più veloce di 2 core Thuban, ma +X% -20% (?).


Un BD X8 sarà "teoricamente" il 33% più veloce di un BD X6 (a patto che quest'ultimo utilizzi solo 3 moduli)




quoto, anche se al momento sono comunque perplesso per le dimensioni...




può essere che abbia capito male quanto dichiarato da JF?
vado a ritrovare il post




Ciao, mi fa piacere rivederti, vediamo qualora tu ne abbia voglia se riusciamo ad intenderci
Preciso che appena finito di rispondere leggerò il link da te postato (è già troppo lungo questo post da tenerlo in sospeso).

Da quanto tu affermi, ed immagino sia citato nel link, si potrebbe allora supporre che con la progettazione CMT NON ci siano perdite di prestazioni tra l'utilizzare solo un core del modulo o due?
ma queste perdite ci sarebbero state solo rispetto ad una progettazione non CMT?

Finora non ho mai risposto a questa diatriba, ma mi sorgono dei dubbi:

Il fatto che amd continui ad indicare che l'ipc di un core BD sia superiore a quello di Thuban è noto, ma riferito a single th esclusivo per il modulo, all'ipc del singolo core in multi-th, oppure a single th con l'altro core del modulo impegnato con un altro th ?

Quel famoso 20% in meno di prestazioni sui due core del singolo modulo è una media?, il caso peggiore? o quello migliore? (credo che a seconda del software dovremmo avere scenari diversi), e se come credo quel - 20% è riferito al solo ipc dell'fpu, be allora tutto lo scenario cambia di brutto, o sbaglio?.

[calabar]

Originariamente inviato da Ares17

Quel famoso 20% in meno di prestazioni sui due core del singolo modulo è una media?, il caso peggiore? o quello migliore? (credo che a seconda del software dovremmo avere scenari diversi), e se come credo quel - 20% è riferito al solo ipc dell'fpu, be allora tutto lo scenario cambia di brutto, o sbaglio?.

Una stima media del calo prestazionale a causa della logica condivisa legata all'architettura CMT.
Direi che visto che si parlava di core, quindi di core int, la fpu è da escludere.

Originariamente inviato da marchigiano

jf diceva che conviene usare 2 thread su un modulo piuttosto che un thread su due moduli perchè possono sfruttare la L2 condivisa

Intendevi forse dire 2 thread su due moduli?
Ovvio che un thread su due moduli vada meno... userebbe un solo core di un solo modulo!