Torna indietro   Hardware Upgrade Forum > Software > Programmazione

Prova GeForce NOW upgrade Blackwell: il cloud gaming cambia per sempre
Prova GeForce NOW upgrade Blackwell: il cloud gaming cambia per sempre
L'abbonamento Ultimate di GeForce NOW ora comprende la nuova architettura Blackwell RTX con GPU RTX 5080 che garantisce prestazioni tre volte superiori alla precedente generazione. Non si tratta solo di velocità, ma di un'esperienza di gioco migliorata con nuove tecnologie di streaming e un catalogo giochi raddoppiato grazie alla funzione Install-to-Play
Ecovacs Deebot X11 Omnicyclone: niente più sacchetto per lo sporco
Ecovacs Deebot X11 Omnicyclone: niente più sacchetto per lo sporco
Deebot X11 Omnicyclone implementa tutte le ultime tecnologie Ecovacs per l'aspirazione dei pavimenti di casa e il loro lavaggio, con una novità: nella base di ricarica non c'è più il sacchetto di raccolta dello sporco, sostituito da un aspirapolvere ciclonico che accumula tutto in un contenitore rigido
Narwal Flow: con il mocio orizzontale lava i pavimenti al meglio
Narwal Flow: con il mocio orizzontale lava i pavimenti al meglio
Grazie ad un mocio rotante che viene costantemente bagnato e pulito, Narwal Flow assicura un completo e capillare lavaggio dei pavimenti di casa. La logica di intellignza artificiale integrata guida nella pulizia tra i diversi locali, sfruttando un motore di aspirazione molto potente e un sistema basculante per la spazzola molto efficace sui tappeti di casa
Tutti gli articoli Tutte le news

Vai al Forum
Rispondi
 
Strumenti
Old 27-10-2007, 14:32   #1
ceccoggi
Senior Member
 
Iscritto dal: Sep 2001
Messaggi: 1551
WAR - write after read

A quanto vedo scritto su wikipedia l'hazard di tipo war funziona così:
Codice:
 WAR - Write After Read  [modifica]
La dipendenza WAR si verifica allorquando un'istruzione legge un dato che si trova in una locazione in cui un'istruzione successiva sta per salvare un altro dato. Per esempio:

i1. r1 <- r2 + r3
i2. r3 <- r4 x r5

La prima istruzione somma R2 a R3 e pone il risultato in R1, mentre la seconda istruzione moltiplica R4 con R5 e pone il risultato in R3. Per ottenere l'esecuzione corretta del programma bisogna garantire che la prima istruzione legga il valore da R3 prima che la seconda istruzione aggiorni il valore in R3.
Ora il mio problema è capire proprio sto fatto..perchè mai r1 dovrebbe leggere r3 dopo la scrittura di r3 nella seconda istruzione?
Alla fine, in un'architettura a 5 stadi, la lettura dei valori r2 e r3 della prima istruzione dovrebbe essere effettuata nel secondo stadio, ossia nell'operation decode, mentre la scrittura in r3 del risultato della seconda istruzione nel 5 stadio della pipeline..

Qualcuno saprebbe chiarirmi questo fatto?

Grazie
ceccoggi è offline   Rispondi citando il messaggio o parte di esso
Old 01-11-2007, 18:19   #2
ceccoggi
Senior Member
 
Iscritto dal: Sep 2001
Messaggi: 1551
up
ceccoggi è offline   Rispondi citando il messaggio o parte di esso
Old 01-11-2007, 20:04   #3
^TiGeRShArK^
Senior Member
 
L'Avatar di ^TiGeRShArK^
 
Iscritto dal: Jul 2002
Città: Reggio Calabria -> London
Messaggi: 12112
Non c'entrano nulla gli stadi della pipeline.
Lì si parla di dati letti e scritti da istruzioni diverse.
Poichè tutti i moderni processori sono Out Of Order, non è possibile prevedere a priori l'ordine di esecuzione delle istruzioni, quindi è possibile che si verifichi questo problema in maniera casuale.
__________________
^TiGeRShArK^ è offline   Rispondi citando il messaggio o parte di esso
Old 01-11-2007, 21:01   #4
71104
Bannato
 
L'Avatar di 71104
 
Iscritto dal: Feb 2005
Città: Roma
Messaggi: 7029
Quote:
Originariamente inviato da ^TiGeRShArK^ Guarda i messaggi
tutti i moderni processori sono Out Of Order,
uh? tutti i processori d'oggi sono guasti?
il mio veramente in questo momento funziona
71104 è offline   Rispondi citando il messaggio o parte di esso
Old 01-11-2007, 21:13   #5
ceccoggi
Senior Member
 
Iscritto dal: Sep 2001
Messaggi: 1551
Quindi mi stai dicendo che scrivendo del codice assembler x un processore con pipeline a 5 stadi se scrivo istr2 dopo istr1, non è detto che si abbia l'ordine istr1-istr2?
ceccoggi è offline   Rispondi citando il messaggio o parte di esso
Old 01-11-2007, 22:26   #6
71104
Bannato
 
L'Avatar di 71104
 
Iscritto dal: Feb 2005
Città: Roma
Messaggi: 7029
Quote:
Originariamente inviato da ceccoggi Guarda i messaggi
Quindi mi stai dicendo che scrivendo del codice assembler x un processore con pipeline a 5 stadi se scrivo istr2 dopo istr1, non è detto che si abbia l'ordine istr1-istr2?
in un processore "Out of Order" (cioè fuori servizio ) no, non è assolutamente detto
altrimenti spero assieme a te di aver capito male perché se così non fosse sarebbe un bello schiaffo ai miei passati anni di esperienza in assembly x86
71104 è offline   Rispondi citando il messaggio o parte di esso
Old 02-11-2007, 00:04   #7
ceccoggi
Senior Member
 
Iscritto dal: Sep 2001
Messaggi: 1551
Quote:
Originariamente inviato da 71104 Guarda i messaggi
in un processore "Out of Order" (cioè fuori servizio ) no, non è assolutamente detto
altrimenti spero assieme a te di aver capito male perché se così non fosse sarebbe un bello schiaffo ai miei passati anni di esperienza in assembly x86
scusa eh, però la cosa mi incuriosisce..quand'è che si verificherebbe il caso che istr1 venga eseguita dopo di istr2?

In ogni caso, anche se nn l'ho detto prima, io sto studiando su un architettura risc, precisamente un proc mips..cambia qualcosa?
Grazie
ceccoggi è offline   Rispondi citando il messaggio o parte di esso
Old 02-11-2007, 09:22   #8
k0nt3
Senior Member
 
Iscritto dal: Dec 2005
Messaggi: 7249
a occhio mi sembra plausibile che la seconda istruzione possa richiedere molto meno tempo di esecuzione della prima e che quindi possa terminare prima che la prima istruzione legga il valore di R3.. ovviamente non va bene in questo caso, ci deve essere un meccanismo che previene questi errori. mi ricorda molto la teoria della concorrenza delle transazioni nei DB
aspettiamo qualche esperto..
k0nt3 è offline   Rispondi citando il messaggio o parte di esso
Old 02-11-2007, 11:04   #9
71104
Bannato
 
L'Avatar di 71104
 
Iscritto dal: Feb 2005
Città: Roma
Messaggi: 7029
Quote:
Originariamente inviato da k0nt3 Guarda i messaggi
a occhio mi sembra plausibile che la seconda istruzione possa richiedere molto meno tempo di esecuzione della prima e che quindi possa terminare prima che la prima istruzione legga il valore di R3.. ovviamente non va bene in questo caso, ci deve essere un meccanismo che previene questi errori. mi ricorda molto la teoria della concorrenza delle transazioni nei DB
aspettiamo qualche esperto..
avevo già studiato il pipelining nelle CPU al corso di Architetture 1, ma non mi ricordo un ciufolo
edit - vabbè, almeno mi conservo il 28
71104 è offline   Rispondi citando il messaggio o parte di esso
 Rispondi


Prova GeForce NOW upgrade Blackwell: il cloud gaming cambia per sempre Prova GeForce NOW upgrade Blackwell: il cloud ga...
Ecovacs Deebot X11 Omnicyclone: niente più sacchetto per lo sporco Ecovacs Deebot X11 Omnicyclone: niente più...
Narwal Flow: con il mocio orizzontale lava i pavimenti al meglio Narwal Flow: con il mocio orizzontale lava i pav...
Panasonic 55Z95BEG cala gli assi: pannello Tandem e audio senza compromessi Panasonic 55Z95BEG cala gli assi: pannello Tande...
HONOR Magic V5: il pieghevole ultra sottile e completo! La recensione HONOR Magic V5: il pieghevole ultra sottile e co...
Samsung Galaxy S26 Ultra: brutte notizie...
Cos'è RSL, il nuovo standard che ...
Nissan Micra EV: da 29.500 a oltre 36.00...
Processo Microsoft-ValueLicensing: cosa ...
L'edizione limitata più ambita da...
Lo sviluppatore di MSI Afterburner svela...
Quando l'AI diventa maestro: così...
Sony WH-1000XM6 già scontate su A...
NVIDIA chiede più velocità...
Windows 11 in soli 2,8 GB: con questo sc...
Panico in casa HYTE: ritirato dal mercat...
OPPO Reno14, debutto tra rooftoop esclus...
3DAIQ, il progetto di Concept Reply e TE...
Il parlamento francese contro TikTok: '&...
Apple Watch SE 2ª gen. Cellular a soli 2...
Chromium
GPU-Z
OCCT
LibreOffice Portable
Opera One Portable
Opera One 106
CCleaner Portable
CCleaner Standard
Cpu-Z
Driver NVIDIA GeForce 546.65 WHQL
SmartFTP
Trillian
Google Chrome Portable
Google Chrome 120
VirtualBox
Tutti gli articoli Tutte le news Tutti i download

Strumenti

Regole
Non Puoi aprire nuove discussioni
Non Puoi rispondere ai messaggi
Non Puoi allegare file
Non Puoi modificare i tuoi messaggi

Il codice vB è On
Le Faccine sono On
Il codice [IMG] è On
Il codice HTML è Off
Vai al Forum


Tutti gli orari sono GMT +1. Ora sono le: 06:23.


Powered by vBulletin® Version 3.6.4
Copyright ©2000 - 2025, Jelsoft Enterprises Ltd.
Served by www3v